自己动手写CPU（11）——加载存储指令说明

最新推荐文章于 2026-03-23 00:38:10 发布
原创 最新推荐文章于 2026-03-23 00:38:10 发布 · 3.5k 阅读 · 23 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文详细介绍了MIPS架构中的加载与存储指令，包括字节、半字和字的加载与存储指令及其非对齐版本。每条指令均附有使用格式、操作码及功能说明，有助于理解数据如何在内存与寄存器间传输。

加载存储指令说明

加载指令（7） lb、lbu、lh、lhu、lw、lwl、lwr

op[31:26]base[25:21]rt[20:16]offset[15:0]
名称指令用法指令码[31:26]rt[20:16]offset[15:0]
LBlb rt, offset(base)6’b 10_0000rtoffset
LBUlbu rt, offset(base)6’b 10_0100rtoffset
LHlh rt, offset(base)6’b 10_0001rtoffset
LHUlhu rt, offset(base)6’b 10_0101rtoffset
LWlw rt, offset(base)6’b 10_0011rtoffset
LWLlwl rt, offset(base)6’b 10_0010rtoffset
LWRlwr rt, offset(base)6’b 10_0110rtoffset

加载地址计算方法：将16位的offset符号扩展至32位，在与地址为base的通用寄存器的值相加
加载地址 = signed_extended(offset) + GPR[base]

lb：字节加载指令。从内存中指定的加载地址处，读取一个字节，然后符号扩展至32位，保存到地址为rt的通用寄存器中；
lbu：无符号字节加载指令。从内存中指定的加载地址处，读取一个字节，然后无符号扩展至32位，保存到地址为rt的通用寄存器中；
lh：半字加载指令。从内存中指定的加载地址处，读取一个半字，然后符号扩展至32位，保存到地址为rt的通用寄存器中；该指令有地址对齐要求，要求加载地址的最低位为0；
lhu：无符号半字加载指令。从内存中指定的加载地址处，读取一个半字，然后无符号扩展至32位，保存到地址为rt的通用寄存器中；该指令有地址对齐要求，要求加载地址的最低位为0；
lw：字加载指令。从内存中指定的加载地址处，读取一个字，保存到地址为rt的通用寄存器中。该指令有地址对齐要求，要求加载地址的最低两位为00；

 
加载地址loadaddr的最低两位设为0后的值称为loadaddr_align
加载地址 loadaddr = signed_extended(offset) + GPR[base]
n = loadaddr[1:0]
loadaddr_align = loadaddr - n

lwl：非对齐加载指令，向左加载。从内存中指定的加载地址处，加载一个字的最高有效部分。从地址loadaddr_align处加载一个字，然后将这个字的最低4 - n个字节保存到地址为rt的通用寄存器的高位，并保持低位不变；
lwr：非对齐加载指令，向右加载。从内存中指定的加载地址处，加载一个字的最低有效部分。从地址loadaddr_align处加载一个字，然后将这个字的最高n + 1个字节保存到地址为rt的通用寄存器的低位，并保持高位不变；

存储指令（5） sb、sh、sw、swl、swr

op[31:26]base[25:21]rt[20:16]offset[15:0]
名称指令用法指令码[31:26]rt[20:16]offset[15:0]
SBsb rt, offset(base)6’b 10_1000rtoffset
SHsh rt, offset(base)6’b 10_1001rtoffset
SWsw rt, offset(base)6’b 10_1011rtoffset
SWLswl rt, offset(base)6’b 10_1010rtoffset
SWRswr rt, offset(base)6’b 10_1110rtoffset

存储地址计算方法：将16位的offset符号扩展至32位，在与地址为base的通用寄存器的值相加
存储地址 = signed_extended(offset) + GPR[base]

sb：字节存储指令。将地址为rt的通用寄存器的最低字节存储到内存中的指定地址；
sh：半字存储指令。将地址为rt的通用寄存器的最低两个字节存储到内存中的指定地址。该指令有地址对齐要求，要求计算出来的存储地址的最低位为0；
sw：字存储指令。将地址为rt的通用寄存器的值存储到内存中的指定地址。该指令有地址对齐要求，要求计算出来的存储地址的最低两位为00；

 
存储地址storeaddr的最低两位设为0后的值称为storeaddr_align
存储地址storeaddr = signed_extended(offset) + GPR[base]
n = storeaddr[1:0]
storeaddr_align = storeaddr - n

swl：非对齐存储指令，向左存储。将地址为rt的通用寄存器的高位部分存储到内存中指定的地址处，存储地址的最低两位确定要存储rt通用寄存器的哪几个字节。将地址为rt通用寄存器的最高4 - n个字节存储到地址storeaddr处；
slr：非对齐存储指令，向右存储。将地址为rt的通用寄存器的低位部分存储到内存中指定的地址处，存储地址的最低两位确定要存储rt通用寄存器的哪几个字节。将地址为rt通用寄存器的最低n + 1个字节存储到地址storeaddr处；

ID译码走向
在这里插入图片描述

补充

第九章 加载存储指令的实现
dieyouxiu的博客
01-30 4429
本章将实现MIPS32指令集架构中定义的加载存储指令，分两步：首先实现除ll、sc指令外的一般加载存储指令，其次实现比较特殊的加载存储指令ll、sc。 9.1 加载存储指令说明 MIPS指令集架构中定义的加载存储指令共有14条，如下： 9.1.1 加载指令lb,lbu,lh,lhu,lw说明 加载指令lb,lbu,lh,lhu,lw说明 从图中可知，这5条加载指令可以根据指令中26-31bit的指令码加以区分，另外，加载指令的第0-15bit是offset，第21-15bit是base，加载地址的计算方
单指令周期CPU---加载存储指令的实现
Zach_z的博客
01-31 4805
单周期cpu mips
RISC-V入门必看：sw指令的内存写入操作详解（附实战代码）
最新发布
weixin_30415113的博客
03-23 56
本文深入解析RISC-V架构中的sw指令内存写入操作，从硬件实现原理到实际应用技巧全面讲解。通过详细的指令编码解析、数据通路分析及实战代码示例，帮助开发者掌握内存操作优化方法，规避常见陷阱，提升嵌入式系统开发效率。
汇编语言：adc指令 和 sbb指令
天道酬勤
08-23 4234
adc （add carry）是带向假想的更高位进位加法指令，它利用了标志寄存器上 CF 标志位记录的进位值。CPU 提供 adc 指令的目的是用 adc 指令和 add 指令相配合，从而可以对更大的数据进行加法运算。sbb（subborrow）是带向假想的更高位借位减法指令，它利用了标志寄存器上 CF 标志位记录的进位值。CPU 提供 sbb指令的目的是用 sbb指令和 sub指令相配合，从而可以对更大的数据进行减法运算。
22｜RISC-V指令精讲（七）：访存指令实现与调试
sucaiwa的博客
03-03 6817
你好，我是LMOS。上节课我们说了RISC-V是加载储存体系结构的典型，只有加载指令和储存指令才有资格访问内存。计算机运算完成的结果，一开始会放在寄存器中，但最终归宿还是内存，此时就需要存储指令发挥作用了。这节课我们就来看看RISC-V提供的存储指令，一共有三条，分别是储存字节指令、储存双字节指令和储存字指令。课程的代码你可以从下载。话不多说，咱们进入正题。
从零开始设计RISC-V处理器——指令系统
qq_45677520的博客
01-04 3万+
从零开始设计RISC-V处理器
自己动手写CPU之第九阶段（1）——加载存储指令说明1
leishangwen的专栏
10-08 8116
MIPS32指令集架构中定义的加载存储指令共有14条，其中8条加载指令：lb、lbu、lh、lhu、ll、lw、lwl、lwr，6条存储指令：sb、sc、sh、sw、swl、swr，本文介绍了除lwl、lwr、swl、swl外的10条指令的含义及其作用。
自己动手写CPU之第九阶段（4）——加载存储指令实现思路
leishangwen的专栏
10-16 3030
介绍除ll、sc之外的加载存储指令的实现思路 1、加载指令实现思路 加载指令在译码阶段进行译码，得到运算类型alusel_o、aluop_o，以及要写的目的寄存器信息。这些信息传递到执行阶段，然后又传递到访存阶段，访存阶段依据这些信息，设置对数据存储器RAM的访问信号。从RAM读取回来的数据需要按照加载指令的类型、加载地址进行对齐调整，调整后的结果作为最终要写入目的寄存器的数据。 2、存储指令实现思路 存储指令在译码阶段进行译码，得到运算类型alusel_o、aluop_o，以及要存储的数据。这些信息传递到
自己动手写CPU之第九阶段（3）——加载存储指令说明2（swl、swr）
leishangwen的专栏
10-14 4892
今天继续对MIPS32中加载存储指令进行说明（主要是swl、swr），上次已经介绍一些其他的加载存储指令，大家可以回顾。
【使用verilog、五级流水和MIPS指令集设计CPU】
dearzcs的博客
03-06 9504
完整的vivado五级流水CPU设计项目
21｜RISC-V指令精讲（六）：加载指令实现与调试
sucaiwa的博客
03-03 7651
你好，我是LMOS。之前我们已经学过了RISC-V中的算术指令、逻辑指令、原子指令。这些指令主要的操作对象是寄存器，即对寄存器中的数据进行加工，这是RISC体系的重要特性。但你是否想过寄存器中的数据从哪里来呢？答案是从内存中来，经过存储指令加载到寄存器当中。RISC-V是一个典型的加载储存体系结构，这种体系类型的CPU，只有加载与储存指令可以访问内存，运算指令不能访问内存。这节课我们就来学习一下RISC-V的加载指令。顾名思义，加载指令就是从一个地址指向的内存单元中，加载数据到一个寄存器中。
第一章 汇编语言和汇编指令
weixin_63479919的博客
08-02 8306
计算机组成原理·回忆篇
mips指令集
qq_33505612的博客
11-06 1913
mips 指令集小结
第9章：加载存储指令的实现
tanfuz的博客
02-15 758
9.1 加载存储指令说明 MIPS32指令集架构中定义的了8条加载指令、6条存储指令 9.1.1 加载指令lb、lbu、lh、lhu、lw说明 9.1.2 存储指令sb、sh、sw说明 9.1.3 加载存储指令用法示例 OpenMIPS处理器是按照字节寻址，并且是大端模式，在这种模式下，数据的高位保存在存储器的低地址中，而数据的低位保存在存储器的高地址中。 9.2 加载存储指令实现思路 9.2.1 数据流图的修改 9.2.2 系统结构的修改 9.3 修改OpenMIPS以实现加载存储指令 9
linux 内核load addr,linux-kernel – 使用LOADADDR构建内核uImage
weixin_42361666的博客
04-29 1431
(我假设你在使用ARM时提到了U-Boot和LOADADDR的值.)Can you please help to understand what is the use of this?LOADADDR指定链接器将内核映像定位的地址. (对于一些架构(例如Blackfin)来说这是事实,但对于ARM则不然.LOADADDR通过U-Boot指定内核映像所在的地址,并由mkimage实用程序存储在U-B...
指令：计算机的语言(五)
输入知识，消化知识，输出知识，分享知识，教人让我学习更好，业精于勤荒于嬉，行成于思毁于随
10-18 639
ASCII与二进制对应表略字节转移指令，从内存中加载1个字节，放在寄存器最右边8位。，从寄存器的最右边取1个字节并将其写入内存。字符通常组合成具有可变数量的字符串。C语言使用第三种选择，使用值为0的字节终止字符串(ASCII中为null)Java使用第一个选择。C语言中字符串“Cal”用4个字节表示：十进制 67，97，108，0。
《自己动手写CPU》--第九章--学习笔记
code_master2020的博客
02-12 2722
章将实现MIPS32指令集架构中定义的加载存储指令，分两步：首先实现除ll、sc指令外的一般加载存储指令，其次实现比较特殊的加载存储指令ll、sc。 9.1加载存储指令说明 MIPS32指令集架构中定义的加载存储指令共有14条，如下： --8条加载指令：lb、lbu、lh、lhu、ll、lw、lwl、lwr --6条存储指令：sb、sc、sh、sw、swl、swr 9.1.1加载指令lb、lbu、lh、lhu、lw说明 这5条加载指令可以根据指令中26~31bit的指令码加以区分，另外，加载指.
对于lb lbu lh lui等的总结
weixin_52205764的博客
12-21 1万+
lb为(从低字节即给定地址开始读）取一个有符号字节（八位）存到一个寄存器的最右端，那么这个时候一个寄存器里面应该有32位，也就是它有24位还没用，那么如果是有符号字节在左端扩展1，如果是无符号字节（lbu），在左端扩展0； lui（load upper immediate）是在寄存器左端16位放一个16位数（在指令里面）右端补0，相比较lhu来说，lhu是在寄存器低16位放数 lui是专门用来设置寄存器中常数的高16位的 大端编址是高位放在低地址 ...
32位mips指令说明
热门推荐
qq_39559641的博客
04-27 8万+
空指令（1条） nop指令 逻辑运算指令（8条） and、or、xor、nor指令 当功能码是6b100100时，表示是and指令，逻辑“与”运算。 指令用法为：and rd，rs，rt。 指令作用为：rd ← rs AND rt，将地址为rs的通用寄存器的值与...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值