【系统架构师】计算机组成与体系结构-存储系统②（层次化存储结构|Cache|主存编址计算）

目录

一、层次化存储结构

1.使用目的

2.存储器的分类

二、高速缓存Cache

1.Cache的功能

2.使用Cache改善系统性能的依据

时间局部性

空间局部性

3.命中率及平均时间

三、主存编址计算

1.存储单元

2.编址内容

3.总片数计算

一、层次化存储结构

       计算机存储系统采用金字塔形的层次化结构，从高速、小容量的寄存器到低速、大容量的辅助存储器。典型层次包括：寄存器、高速缓存（Cache）、主存（内存）、外存（磁盘/SSD）。

1.使用目的

        计算机采用层次化存储结构体系的主要目的是为了解决存储容量、成本、和速度之间的矛盾问题。

2.存储器的分类

• 按存储器所处的位置：内存、外存
• 按存储器构成材料：磁存储器（磁带）、半导体存储器、光存储器（光盘）
• 按存储器工作方式：可读可写存储器（RAM）、只读存储器（ROM只能读，PROM可写入一次，EPROM和EEPOM即可以读也可以写，只是修改方式不用）
• 按存储器访问方式：按地址访问、按内容访问（相联存储器）。
• 按寻址方式：随机存储器（访问任意存储单元所用时间相同）、顺序存储器（只能按顺序访问，如磁带）、直接存储器（二者结合，如磁盘，对于磁道的寻址是随机的，在一个磁道内则是顺序的）

二、高速缓存Cache

       高速缓存Cache是用来存储当前最活跃的程序和数据，直接与CPU交互，位于CPU和主存之间，容量小，速度为内存的5-10倍，由半导体材料构成。其内容是主存内存的副本拷贝，对程序员来说Cache是透明的。现在计算机采用多级Cache结构，L1,L2,L3，容量随等级递增，速度递减，但都比主存更快。

1.Cache的功能

          提高CPU数据输入输出的速率，突破冯·诺伊曼瓶颈，即CPU与存储系统间数据传送带宽限制

2.使用Cache改善系统性能的依据

• 时间局部性

       如果一个数据项正在被访问，那么在近期它很可能会被再次访问，即在相邻的时间里会访问同一个数据项。

• 空间局部性

        在最近的将来会用到的数据的地址和现在正在访问的数据地址很可能是相近的，即相邻的空间地址会被连续访问。

3.命中率及平均时间

       Cache存储器的大小一般为K或者M单位，很小，但是最快，仅次于CPU中的寄存器，而寄存器一般不算作存储器，CPU与内存之间的数据交互，内存会先将数据拷贝到Cache里，这样，根据局部性原理，若Cache中的数据被循环执行，则不用每次都去内存中读取数据，会加快CPU工作效率。

       因此，Cache有一个命中率的概念，即当CPU所访问的数据在Cache中时，命中，直接从Cache中读取数据，设读取一次Cache时间为1ns，若CPU访问的数据不在Cache中，则需要从内存中读取，设读取一次内存的时间为1000ns，若在CPU多次读取数据过程中，有90%命中Cache，则CPU读取一次的平均时间为（90%*1+10%*1000）ns,很容易理解。

三、主存编址计算

1.存储单元

       存储单元是主存的基本单位，一般以8位二进制为一个存储单元。每个存储单元都有一个地址，一般以十六进制数表示。

存储单元个数=最大地址-最小地址+1

2.编址内容

按字编址：存储体的存储单元是字存储单元，即最小寻址单位是一个字

按字节编址：存储体的存储单元是字节存储单元，即最小寻址单位是一个字节

总容量=存储单元个数*编址内容

3.总片数计算

更具存储器所要求的容量和选定的存储芯片的容量，就可以计算出所需要的芯片总数，即：

总片数=总容量/每片的容量

【系统架构师备考资料】点赞关注私信博主即可免费领取