芯片行业术语和概念

一、术语表 Glossary

1.岗位介绍

https://blog.csdn.net/Edward1027/article/details/162600482

2.芯片IP

芯片IP核：PCIe、MC、MMU、SIP、LLC、DTE、SP、VPU、CVP、GMU

Term缩写	英文全称	中文含义	分类	功能
MAS	Micro-Architecture Specification	微架构规范		电子工程领域：MAS主要被用于描述计算机硬件设计中的微架构层次，它涵盖了处理器设计的细节，如指令集、缓存系统和流水线结构等 在计算机硬件设计、系统架构和软件优化中。软件开发者可能会使用MAS来理解和优化设备的性能，或者硬件工程师在开发新型处理器时会参考MAS来确保其设计的高效性和兼容性
IP核	Intellectual Property Core	芯片知识产权核心		集成电路设计中预先设计好、经过验证的、可以重复使用的功能模块
PCIe	PCI Express，Peripheral Component Interconnect Express	外设组件互连扩展总线	接口类IP	主机/外设间高速通信
MC	Memory Controller	存储控制器	存储/内存类IP	DRAM/SRAM读写管理
SIP	Scalable Intelligent Processor	可扩展智能处理器
LLC	last level cache	末级cache
DTE	Data Transformation Engine	数据传输引擎	数据传输类IP	片上/片外数据搬运
GDTE	General Data Transmission Engine	通用数据传输引擎
CDTE	Cluster DTE	集群DTE
ODTE	Off-chip DTE
SDTE	SIP DTE
MMU	Memory Management Unit	内存管理单元
SSM	System & Security Management	系统与安全管理
SP	Scheduling Processor	调度处理器
CVP	Compute Vision Processor	计算视觉处理器	视觉/图像类处理IP	机器视觉处理
VPU	Video Processing Unit	视频处理单元	处理类IP	VPU Codec：VPU编解码器
GMU	Global Management Unit	全局管理单元
DPF	Debug Profiler
XMC	Address Map/Hash Client for CF/DF address	址映射转换单元		进行地址转换和映射
VMS	Virtual Memory System	虚拟内存系统		VM_Sys for host memory address manage VM_Sys for PTE based address translation
IH	Interrupt Handler	中断处理器
SP	Schedule Processer	调度处理器
RDMA	remote DMA	远程-直接内存访问
MDMA	MCU DMA，Microcontroller Unit-Direct Memory Access	微控制器-直接内存访问

3.芯片级通信协议

Term缩写	英文全称	中文含义	拓展
JTAG	Joint Test Action Group	联合测试行为组织	JTAG 是一种标准化的 芯片级调试和测试接口协议，官方名称为 IEEE 1149.1 标准，主要用于集成电路(IC)的测试、调试和编程
SPI	Serial Peripheral Interface	串行外设接口
I²C	Inter-Integrated Circuit	I²C总线	串行通信协议，芯片之间的低速通信，连接微控制器和外围设备
UART	Universal Asynchronous Receiver/Transmitter	通用异步收发传输器

4.板卡级

Term缩写	英文全称	中文含义	拓展
GPIO	General Purpose Input/Output	通用输入输出端口	GPIO属于引脚功能，不属于芯片协议。 微控制器MCU、单片机的接口
	Gold Finger	金手指	在电脑内存条、显卡上，有一排金黄色导电触片，就是大家俗称的“金手指”。 在PCB设计制作行业中的“金手指”，是由connector连接器作为PCB板对外连接网络的出口。
	pin	引脚	是芯片封装体向外引出的金属针脚，用于和外部电路进行电气连接。可以将其想象成芯片与外界沟通的“触角”
PCB	printed circuit board	印刷电路板	PCB板有金手指

5.芯片级

Term缩写	英文全称	中文含义	拓展
ASIC	Application - Specific Integrated Circuit	专用集成电路	ASIC是专用的，与之相反的是通用芯片 应特定用户要求和特定电子系统的需求专门设计、制造的集成电路，和 CPU、GPU 这类适配多种任务的通用芯片不同，ASIC 相当于为单一或一类特定任务量身打造，能最大限度去除冗余功能，专注提升目标任务的效率。
DSA	Domain-Specific Architecture	领域专用架构	DSA和GPU的核心区别在于设计哲学：GPU：为图形和高并行通用计算（如AI训练）设计，保留了较强的可编程性，但能效不是最优。DSA：针对特定领域（如AI推理、自动驾驶）做极致优化，放弃部分通用性以换取更高能效和性能密度。一句话总结：GPU是“并行通用处理器”，DSA是“领域专用加速器”；GPU更灵活，DSA能效更高。 燧原的计算卡就是DSA，算不上GPU，因为没有图形光栅渲染功能，只能做AI计算。【显示卡 or AI计算卡】。但是燧原的DSA做不了所有的科学计算，仅仅能做矩阵运算。
GPU	Graphics Processing Unit	图形处理器	专门加速图形渲染（顶点处理、像素着色、纹理映射等）
GPGPU	General-Purpose Graphics Processing Unit	通用图形处理器	在 GPU 架构基础上，使其能高效处理非图形的通用并行计算任务 它的核心思想是：让原本专为渲染图形而生的 GPU，能够处理通用的科学计算和并行计算任务。 它与普通 GPU 的核心区别在于： 普通 GPU：硬件电路为图形渲染的固定流程（如顶点处理、像素着色）做了大量优化，功能相对固定。 GPGPU：在硬件上保留了 GPU 的大规模并行计算能力，同时通过软件（如英伟达的 CUDA）将其通用化。开发者可以用它来运行 AI 训练、物理模拟等非图形任务。 DSA（领域专用架构）：为 特定领域（如 AI）做定向优化，像一把“专用钥匙”。能效高，但通用性有限。 GPGPU（通用图形处理器）：为 广泛的通用并行计算 而设计，像一把“万能工具”。牺牲了一定的能效，但换来了极高的灵活性。
SoC	System on Chip	片上系统、系统级芯片	SoC：把整个计算机系统集成到一块芯片上 传统芯片是一个芯片单独负责一个功能，而SoC是将多个芯片的功能(即一个完整的系统)集成到一个芯片上，包含处理器、存储器、输入输出接口等多个功能模块，如CPU、GPU、AI引擎、Wi-Fi、蓝牙等功能
NoC	Network on Chip	片上网络	片上网络是一种在单个芯片内部，用于各功能模块之间高效互联的通信架构。传统片内模块之间常靠总线（bus）通信，但随着核心数量和功能复杂度的增加，总线带宽和可扩展性都成为瓶颈。NoC 通过网格、环形或分层交换网络，把各功能块（IP 核）、处理器核、存储器控制器等节点用路由器和链路互联起来，支持并行、高带宽、低延迟的数据传输，并且更易于扩展和功耗管理。
PHY	Physical Layer	物理层	是通信系统中负责信号传输和接收的部分。PHY通常包括各种硬件组件，它们用于转换信号格式，使得数据能够在不同的物理介质（如电缆、光纤、无线信道等）中进行传输。 PHY (Physical Layer) 物理层： ①PCS (Physical Coding Sublayer)：物理编码子层 ②PMA (Physical Medium Attachment)：物理介质附加子层 PHY代表千兆以太网的物理层，包括物理编码子层Physical Coding Sublayer (PCS)，依附物理介质子层 Physical MediumAttachment (PMA) 以及自动协商层 (AUTONEG)。MEDIUM表示最底层的信号传输介质。
SDMEM	Scalar Data Memory	标量数据内存	存放标量数据，包括：简单的变量 (如 int i、bool flag)、循环计数器、内存地址指针、控制状态寄存器
VDMEM	Vector Data Memory	向量数据内存	存放向量数据，包括：计算负载。例如图像的像素矩阵、神经网络的权重(Weights)、特征图(Feature Maps)。 向量运算单元(SIMD)在用VDMEM，负责大规模并行计算
VARAM	Vector Array RAM	向量阵列内存	待计算的向量数组、或者计算过程中的中间结果(Accumulator) 它是 VDMEM 的“前站”。数据从VDMEM取出来后，可能会先放在VARAM里排好队，供计算单元以极低延迟读取。
RO	Ring Oscillator	环形振荡器	ATE阶段记录，判断芯片是哪种Corner
SA	Systerm Adaptor
	bus arbitration	总线仲裁
DF	Data Fabric	数据结构
CF	Control Fabric	控制结构
ESL	Ethernet Smart Link
	architecture	架构
ECCL	Enlightened Collective Communication Library	集体通信库	ECCL 主要专注于在大规模集群和多GPU系统上进行集体通信，目的是提高通信效率
NCCL	NVIDIA Collective Communications Library		NCCL 是 NVIDIA 提供的通信库，专门优化了深度学习训练中的集体通信操作，通常用于多个 GPU 之间的同步和数据交换
HPC	High Performance Computing	高性能计算

SY是DSA，其他四家是GPU

6.芯片设计

缩写	英文全称	中文含义	拓展
EDA	Electronic Desgin Automation	电子设计自动化	主流厂商：Synopsys、Cadence、Mentor Graphics
HDL	Hardware Description Language	硬件描述语言	用于描述数字电路和系统的硬件结构和行为，如Verilog和VHDL
RTL	Register Transfer Level	寄存器传输级	是一种对数字电路进行抽象描述的层次，在这个层次上，电路的行为是通过寄存器之间的数据传输和操作来描述的。 将数字电路看作由寄存器和组合逻辑构成的系统，代码主要描述数据如何从一个寄存器经过组合逻辑的处理传递到下一个寄存器
RTL	Register-Transfer Level Module	寄存器传输级模块	用硬件描述语言 (Verilog/SystemVerilog) 编写的数字电路代码，描述数据在寄存器之间的传输和变换
RTL code	Register Transfer Level	寄存器传输级	RTL code是硬件本身的代码 (Verilog/VHDL) 它描述的是芯片硬件长什么样：1.有哪些寄存器 2.数据怎么在模块之间流动 3.状态机、总线、接口、时序逻辑。即用Verilog/SystemVerilog ，描述寄存器之间数据怎么传输、怎么运算 RTL code：造硬件的代码 ROM code：存在硬件里、上电就跑的程序
ROM code			ROM code = 固化在 ROM 里的程序代码，芯片上电后，CPU 第一个执行的就是它。 内容一般是：1.启动代码 (boot code) 2.初始化代码 (配置时钟、DDR、外设) 3.底层固件 4.小的控制程序
	Synthesis	综合	在芯片设计中，是指将RTL级别的代码转换为门级网表(Gate-Level Netlist)的过程
DFx	Design for Everything	面向X的设计
DFT	Design For Test/Testability	面向测试的设计、可测试性设计	核心原则是通过设计优化使产品在制造和使用阶段易于测试、故障诊断与隔离，从而降低测试成本、提高缺陷检出率 在芯片设计阶段就植入专用测试电路(如扫描链、边界扫描、内建自测试BIST等)，解决流片后芯片内部逻辑难以被ATE设备直接检测的问题。 以此提升芯片测试覆盖率、降低量产测试成本、缩短测试时间
DFD	Design for Debug	面向调试的设计	预留调试接口和逻辑，方便芯片研发阶段的问题定位
DFM	Design for Manufacture	面向制造的设计
DFP	Design For Profiling	面向分析的设计
DFP	Design for Power	面向功耗的设计
DFP	Design for Performance	面向性能的设计
DFY	Design for Yield	面向良率的设计
DFR	Design for Reliability	面向可靠性的设计
DFC	Design for Cost	面向成本的设计
DFS	Design for Security	面向安全的设计

7.芯片制造、量产

Term缩写	英文全称	中文含义	拓展
LOTNO	Lot Number	批次号	用来标识这一批芯片/板卡来自哪一批生产或来料
QTY	Quantity	数量	指这个批次里参与本次统计的总数（样本数）
	Unit Cell	晶胞	是晶体结构的基本重复单元。在半导体材料的晶体结构研究和设计中经常被用到
	wafer	晶圆	高纯度单晶硅制成的圆形薄片，表面会通过光刻、蚀刻等工艺批量制造出成百上千个相同的集成电路单元。 wafer切割下来的叫做die
	Die	芯片的裸片/晶粒	Die 是指芯片的 裸片，即从硅晶圆（Wafer）上切割下来的单一芯片。包含了芯片的实际电路和功能
	chip	芯片	die经过封装后变为chip。一个芯片可能一个Die，也可能两个Die
	dual-chip	双芯片的	efsmt -dualchip show -d dtu.*
	board	板卡	一张板卡可能一颗芯片，也可能两颗芯片(一卡双芯)
Fabless		无晶圆厂	是指那些只进行芯片设计，而没有自己的芯片制造工厂的半导体公司
Fab	fabrication	制造、加工
SKU			同一款芯片，根据不同的设计要求做的不同的板卡
	tape out	流片
	mass production / volume production	量产
EVB	Evaluation Board	评估板，绿色无壳大卡
PRB	Prototype Board	原型板，带壳的小卡
MSN	Manufacturer Serial Number	制造商序列号
MPN	Manufacturer Product Number	制造商产品号
SOP	Standard Operating Procedure	标准操作程序
ECN	Engineering Change Notice	工程变更通知	流程是产品设计、制造和生产过程中用来管理和记录工程变更的正式流程
EOL	End of Life	生命周期结束	EOL：指的是某个产品、部件、服务或技术在其生命周期中的结束阶段，意味着该产品或部件将不再生产、销售或支持。通常，EOL标志着产品不再提供正式的技术支持、修复或升级

8.芯片验证

缩写	英文全称	中文含义	拓展
IRQ	Interrupt Request	中断请求
RAS	Reliability — Availability — Serviceability	可靠性( Reliability )、可用性( Availability ) 与 可维护性( Serviceability )	RAS 是Reliability (可靠性)、Availability (可用性)、Serviceability (可维护性 / 可服务性) 的缩写，是计算机硬件工程领域的核心概念，用于衡量系统稳定性、持续服务能力和维护便捷性。在关键任务系统 (金融、医疗、电信、云计算、高性能计算) 中，RAS 设计直接决定业务连续性与数据安全，是企业级系统与消费级系统的核心区别之一。
MAS	Micro Architecture Specification	微架构规范	MAS，简称spec。是芯片IP的完整规格书。必看，反复看，天天看。
PG	Programming Guide	编程指南	Design给Chip Validation同事的开发“测试case”的编程指南，用来约束芯片IP的测试条件
	Calibration	校准
	Pre-Silicon Verification	硅前验证
	Post-Silicon Validation	硅后验证
UVM	Universal Verification Methodology	通用验证方法学	是芯片验证领域的行业标准验证框架，基于SystemVerilog的验证方法学库(类库)
	align	(地址)对齐	地址对齐：addr align、地址非对齐：地址非align
	constraint	约束，限制	验证case有些限制要求
	dependence	依赖、依靠	指是否需要其他同事的帮助，是否有上游依赖
	errata	勘误表
	waveform	波形
	sanity case	健全测试、冒烟测试	sanity test 健全测试 Sanity case是软件或芯片验证(IC)中的一种早期、快速的测试手段，属于冒烟测试(smoke test)的一种
ipmi	Intelligent Platform Management Interface	智能平台管理接口	核心用于服务器 / 硬件设备的带外管理，依赖BMC，通用工具
HAL	Hardware Abstraction Layer	硬件抽象层	是底层软件中承上启下的核心组件，本质是一套屏蔽硬件差异的统一接口层
Tcl	Tool Command Language	工具命令语言	自动化工具开发与系统集成，尤其在芯片 / EDA 领域应用极广
RALF	Register Abstraction Layer Format	寄存器抽象层格式	是寄存器定义文件，DE给的，用工具生成所需要的header file 在芯片RTL领域，.ralf 文件是寄存器抽象层格式（Register Abstraction Layer Format）的缩写。 这个文件是连接设计规范与验证实现的桥梁，作为工具链（尤其是Synopsys的ralgen）的标准化输入文件，用于自动化生成验证环境所需的寄存器模型（RAL Model）和RTL代码。
Spec	Specification	芯片设计规格书
	Clock Frequency	时钟频率	也叫主频，是指芯片内部时钟信号的振荡频率，它决定了芯片每秒钟能够执行的指令数
IP validation		芯片IP验证
	Root Cause	根本原因
	errata	勘误表
	A-B-A Swap Test	交叉测试	板级故障排除方法。它的核心思想是通过在“坏板”和“好板”之间互换可疑器件，来判断故障究竟是出在器件本身，还是出在电路板或系统其它部分。

Verification：确认“我们做对了设计”。
Validation：确认“我们做了正确的产品”。

层级关系（从下到上）：

┌─────────────────────────────────────────┐
│              SoC (顶层)                  │
│   整个芯片系统，包含所有模块              │
└─────────────────────────────────────────┘
                    ▲
                    │ 实例化
┌─────────────────────────────────────────┐
│           子系统 (Subsystem)             │
│   如：显示子系统、音频子系统              │
└─────────────────────────────────────────┘
                    ▲
                    │ 实例化
┌─────────────────────────────────────────┐
│            RTL 模块 (底层)               │
│   如：UART 模块、FIFO 模块、状态机        │
└─────────────────────────────────────────┘

验证也分层级：
- 模块级验证 → 验证单个 RTL 模块
- 子系统验证 → 验证模块组合
- 系统级验证 → 验证完整 SoC

9.芯片测试

缩写	英文全称	中文含义	拓展
DUT	Device Under Test	被测器件	需要验证的芯片 RTL 设计
	Harvest	芯片收割 / 功能提取	指通过选择性禁用有缺陷 / 冗余的功能模块或调整性能参数（如降频、降规格），将原本不符合高端产品标准的芯片 “挽救” 为合格的中低端产品，从而最大化晶圆利用率与良率的制造策略
	trial run	试运行
CP	Chip Probing	晶圆测试
FT	Final Test	成品测试
ATE	Automatic Test Equipment	自动测试设备	检查芯片的电气特性和基本功能是否符合设计要求
BU	bringup	(芯片) 点亮
SLT	System Level Test	系统级测试 (筛芯片)
BLT	Board Level Test	板级测试 (筛板卡)
Burn-In	Burn-in Test	烧机老化测试	是让芯片在高温、高电压等加速老化条件下工作一段时间(通常为24h)，以此筛选出早期失效的产品
BLR	Board Level Reliability	板卡级可靠性
	Package Reliability	封装可靠性	是衡量封装对芯片保护以及长期使用稳定性的指标
	Yield	良率	是指在半导体制造过程中，合格芯片的产比例
TFLOPS	TFLOPS: Tera Floating Point Operations Per Second	每秒 1万亿次 浮点运算	t：T是一万亿，1×1012，即 1000G flo：Floating Point，浮点数 ps：每秒 是衡量计算机性能，特别是在执行浮点运算时的能力的一个单位
PFLOPS	Peta FLOPS: Peta Floating Point Operations Per Second	每秒 1000万亿次 浮点运算	1 GFLOPS = 10⁹ 每秒10亿次 1 TFLOPS = 10¹² 每秒1万亿次 1 PFLOPS = 10¹⁵ 每秒 1000 万亿次 换算：1 PFLOPS = 1000 TFLOPS

10.寄存器、efuse

缩写	英文全称	中文全称	拓展
reg	register	寄存器
	sticky register	粘性寄存器	是指在计算机硬件（尤其是PCIe等总线设备）中，在发生系统级或热复位（如Warm Reset、Hot Reset）时，其保存的数值或状态不会被清除的特殊寄存器
BAR	Base Address Register	基址寄存器
eFuse	electronic fuse	电熔断(电子保险丝)	可用作一次性可编程存储器(OTP)，也可用于电路过流、过压等保护
OTP	One Time Programmable	一次性可编程存储器	eFuse 是 OTP 的一种物理实现方式，但并非所有 OTP 都基于 eFuse

11.PVT：电压、电源、功耗、温度、Profiling

缩写	英文全称	中文全称	拓展
PVT	Process-Voltage-Temperature	工艺、电压、温度	工艺、电压、温度是影响芯片性能和稳定性的三大核心环境变量。 芯片的电气特性（如运行速度、功耗、时序、漏电率）会随这三个因素的变化而改变，因此在芯片的设计、验证、测试阶段，必须充分考虑 PVT 条件，确保芯片在各种极端场景下都能正常工作。
Corner 芯片	Process Corner	工艺角	5种工艺角：TT、FF、SS、FS、SF
TT 芯片	Typical-Typical	典型工艺	NMOS、PMOS 均为标称性能，无明显偏差
FF 芯片	Fast-Fast	快速工艺
SS 芯片	Slow-Slow	慢速工艺
FS 芯片	Fast-Slow		工艺类型为FS，NMOS性能为快速，PMOS性能为慢速 核心验证目标为：下降沿主导的时序路径
SF 芯片	Slow-Fast		工艺类型为FS，NMOS性能为慢速，PMOS性能为快速 核心验证目标为：上升沿主导的时序路径
Vmin	Minimum Voltage	最低工作电压	指芯片或电路在正常工作状态下的最小电压。这是芯片或电路能够正常运行所需的最低电压。 举例：某芯片标称供电 1.0V，规格要求工作电压范围 0.9V ~ 1.1V：Vnom = 1.0 V (标准电压)，Vmin = 0.9 V (厂家定义的最低工作电压)，Vmax = 1.1 V(最高耐压) Efuse已烧写Vmin（频点SKU1 187/800/857/923/1000/1090，SKU2 500/600/700，开GD）
GB	GuardBand	防护带 / 裕量	GuardBand 是在芯片的电气参数、时序、电压 / 频率等关键指标上设置的冗余余量
DPM	Dynamic Power Management	动态电源管理	根据实时负载动态调整功耗： 当芯片负载较低时，降低 CPU 电压和频率，显著减少动态功耗
CTF	Critical Thermal Fault	临界热故障	超过温度门槛限制，则过温的红灯亮起
VRM	Voltage Regulator Module	电压调节模块	用来降压稳压，可以用来表示电源芯片的温度。VRM 本质是芯片的 “专属电源管家”。
PN结	P–N junction	PN 结	是将掺杂了受主杂质(P 型)和施主杂质(N 型)的两种半导体材料在同一晶体中相邻区域结合起来的接口结构
Tj	Junction Temperature	结温	半导体器件内部 PN 结处的实际温度，即发热最集中的位置。我们指的是efsmt -thermal list 中 VT0-VT4 五个传感器中温度的最大值，是实测温度
TjMax		最高温限制
Profiling	profiling	性能分析	通过工具对程序运行过程进行测量，定位资源消耗瓶颈，以指导性能优化的方法
	power	功率
	Power Consumption	功耗	是指芯片在工作过程中消耗的电能。在移动设备等对电池续航要求高的应用场景中，低功耗芯片非常关键
IDDQ	Iddle Drain Quiescent current 或Quiescent Power Supply Current	静态电源电流	静态静态漏电流、静态工作电流 (静态)
$$\frac{dI}{dt}$$	Dynamic Current	动态电流	didt是电流的微分，就是动态电流

5种Corner芯片工艺工况 (TT/FF/SS/FS/SF) 应用场景速查表

工艺工况	英文全称	核心晶体管性能特征	主要应用场景	验证 / 测试目标
Corner 芯片			分类：TT(典型工艺角)、FF(最快工艺角)、SS(最慢工艺角)、FS(不对称)、SF(不对称)。 比如JY遇到过3FF的corner芯片，“3FF是最快的corner，电流也最大
TT芯片	Typical-Typical	NMOS、PMOS 均为标称性能，无明显偏差	1.芯片设计基准验证 2.常规功能与性能仿真 3.功耗与频率的标称值标定	确认芯片在理想工艺条件下的基础功能、性能和功耗指标，作为其他工况的对比基准
FF	Fast-Fast	NMOS、PMOS 均为最快速度，漏电流偏大	1.芯片极限性能测试(最高运行频率) 2.漏电流上限验证 3.高速接口时序裕量测试	验证芯片的性能上限，排查高速运行时的时序冲突、信号完整性问题，评估最大漏电流对功耗的影响
SS	Slow-Slow	NMOS、PMOS 均为最慢速度，漏电流偏小	1.芯片最坏工况稳定性验证 2.最低工作电压测试 3.低温 / 高温极端环境下的功能测试	确认芯片在工艺、电压、温度（PVT）最差组合下的可靠性，避免出现时序不满足、功能失效的问题
FS	Fast-Slow	NMOS快速，PMOS慢速	1.组合逻辑时序不对称性验证 2.下降沿主导的时序路径测试 3.逻辑门电平转换稳定性验证	排查因NMOS 和 PMOS 速度差异导致的下降沿过快、上升沿过慢的时序裕量不足问题
SF	Slow-Fast	NMOS慢速，PMOS快速	1.电平转换电路可靠性验证 2.上升沿主导的时序路径测试 3.电源管理模块稳定性验证	解决因 PMOS 过快、NMOS 过慢引发的上升沿时序异常，保障电平转换、电源控制等模块的正常工作

PVT：

• Process（工艺）
• 指芯片制造过程中的工艺偏差。即使是同一批次、同一生产线生产的芯片，也会因为光刻、蚀刻、掺杂等步骤的细微差异，导致晶体管的性能（如开关速度、阈值电压）存在个体差别。工艺偏差通常分为 TT（典型工艺）、FF（快速工艺）、SS（慢速工艺） 等类型，分别对应晶体管性能的典型、最优、最差情况。
• Voltage（电压）
• 指芯片工作时的供电电压。电压越高，晶体管开关速度越快，芯片运行频率越高，但功耗和发热也会随之增加；电压过低则可能导致芯片时序不满足要求，甚至出现逻辑错误、无法启动。芯片设计时会定义 标称电压（如 1.0V），同时也会考虑电压波动的范围（如 ±5%）。
• Temperature（温度）
• 指芯片工作时的核心温度。温度升高会使晶体管载流子迁移率下降，开关速度变慢，同时漏电电流增大，进一步加剧发热；温度过低则可能提升晶体管性能，但也可能影响某些封装材料或接口的稳定性。芯片的工作温度范围通常分为 商业级（0℃_{70℃）、工业级（-40℃}85℃）、汽车级（-40℃~125℃） 等。

11.复位操作

深入理解PCIe复位：Cold Reset, Warm Reset, Hot Reset与FLR的对比与实践

英文全称	中文含义	拓展
Function Level Rest	功能级复位	针对单个功能的软复位
Fundamental Reset	基本复位	影响整个物理设备的最强力复位。包括：Cold Reset、Warm Reset、Hot Reset
Cold Reset	冷复位	断电重启
Warm Reset	暖复位	与Cold Reset的唯一区别：电源保持稳定。这省去了电源上下电的物理过程，速度可能稍快。
Hot Reset	热复位

重置环境：
1.flr :
2.hot reset
3.warmboot(热启动)：用命令行reboot进行重启
4.DC boot(直流电启动)：按电源键重启
5.AC boot(交流电启动)：通过PDU断电
6.cold reboot (冷启动)：完全关闭电源

12.平台

Term缩写	英文全称	中文含义	拓展
Emu	Emulator	硬件仿真器	常见的Emulation有：Palladium、Zebu、合见 Emulatior是一种介于软件逻辑仿真和FPGA原型验证(Prototyping)之间的高性能硬件验证工具。它通过专用的硬件阵列(如定制化ASIC或大规模FPGA阵列)来映射待验证的RTL设计，从而在硬件层面加速执行验证过程。帮助开发人员在芯片或设备还未制造出来之前，通过模拟来测试和验证硬件设计的功能和性能。
	Palladium	帕拉丁	Cadence的Palladium，编译速度极快
	Zebu	泽布	Synopsys的Zebu，运行速度最快
VDK	Virtualizer Development Kit	虚拟开发套件	由新思科技(Synopsys)推出，用软件模拟出一整套虚拟硬件平台(CPU、内存、外设、总线等)，让你在真实芯片/板卡出来之前，就能跑、调试、测试完整的二进制软件(驱动、OS、应用) 流片前的早期验证，寄存器级。 软件建模，CPU在跑，比较慢 经典流程：架构 → VDK 建模 → 软件 / 固件开发 → RTL 设计 → FPGA 原型 → 流片
PDU	Power Distribution Unit	电源分配单元	是数据中心和服务器环境中用于管理电力分配的关键设备，它通过控制电源通断来实现AC boot（交流电启动）过程中的断电操作
BMC	Baseboard Management Controller	基板管理控制器	BMC的作用：远程访问主机屏幕
ODM	Original Design Manufacturer	原始设计制造商	ODM = 设计 + 制造 全包 在电子、计算机和硬件制造行业，它指的是一种商业模式：一家公司 (ODM 厂商) 负责产品的设计、研发和制造，然后将成品贴上另一家公司 (品牌商) 的商标进行销售。 通俗地说，就是 “品牌方出钱出牌子，ODM 方出技术出工厂”。
OEM	Original Equipment Manufacturer	原始设备制造商
AVSBus		一个为低功耗、嵌入式和传感器应用设计的通信总线协议
	vendor	供应商
smi	System Management Interface	系统管理接口	与ipmi是跨厂商不同，smi是各家自己开发的
smt	System Management Tool	系统管理工具
FW	FirmWare	固件
RPM	Revolutions Per Minute	每分钟转速
KMD	Kernel Mode Driver	核心模式驱动程序
SILICON	Silicon	硅	硬件本身，是真实的平台
EVB	Evaluation Board	评估板	用于评估和测试特定芯片或系统，通常具有预设功能
PRB	Prototyping Board	原型板	提供一个可定制的硬件平台，用于快速原型开发和设计验证，灵活性更高

13.嵌入式

Term缩写	英文全称	中文含义	拓展
	单片机		Raspberry Pi 树莓派、Arduino
MCU	Microcontroller Unit	微控制器	例如：STM32，XMC
DSP	Digital Signal Processor	数字信号处理器	专为高速数字信号处理算法（如滤波、傅里叶变换、卷积、矩阵运算等）优化的微处理器
FPGA	Field-Programmable Gate Array	现场可编程门阵列	FPGA 是一种可由用户在出厂后反复配置的半导体器件，内部由大量可编程逻辑单元及可配置互连组成。 特点：①可重构：设计者可根据需求反复下载不同的逻辑功能。②并行处理：每个逻辑单元独立工作，天然支持并行计算。③硬件加速：对于特定算法，FPGA 可实现硬件级加速，性能远超通用 CPU

14.大模型

Term缩写	英文全称	中文含义	拓展
ONNX	Open Neural Network Exchange	开放神经网络交换格式	跨框架通用模型中间交换标准，解决不同训练框架(PyTorch、TensorFlow)模型互不兼容的问题

二、芯片相关的概念

1.芯片结构

(1)wafer：晶圆

晶圆，是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆。

(2)Die：晶粒

Die指的是芯片未封装前的晶粒，是从硅晶圆（wafer）上用激光或刀具切割而成的小片，每一个小片就是一个独立的功能芯片die，一旦这些die完成其功能和测试过程，它们就会被封装起来，形成我们熟知的芯片（chip）。晶粒是组成多晶体的外形不规则的小晶体，而每个晶粒有时又有若干个位向稍有差异的亚晶粒所组成。晶粒的平均直径通常在0.015~0.25mm范围内，而亚晶粒的平均直径通常为0.001mm数量级。

(3)SoC

SoC 是一种将 计算机系统的多个组件集成到一个芯片上 的设计方案，广泛应用于需要高度集成和低功耗的设备中。SoC的典型组件包括CPU、GPU、内存控制器、数字信号处理器（DSP）、输入/输出接口，以及专用功能模块（如音频、视频处理模块等），都集成在单一的芯片内

传统芯片和SoC举例：
(1)传统芯片：
①Intel Core i9：这是一个CPU芯片，只负责中央处理功能。
②NVIDIA GTX 1080：这是一个GPU芯片，专门处理图形计算任务。
(2)SoC具有更高的集成度、低功耗和空间优化。
Apple A14 Bionic：这是一款典型的SoC，包含了CPU核心、GPU、神经网络引擎、图像信号处理器(ISP)、存储控制器等多个功能模块，广泛用于iPhone、iPad等设备。

2.芯片设计

(1)EDA

国际EDA：synopsis(ZeBu)
国产EDA/硅前硬件仿真平台：华大九天、帕拉丁(Palladium)、合见工业软件

帕拉丁 比起 合见的优点：方便看波形，波形可以实时显示；抓波形方便，可以写脚本逻辑，在信号变化的时候自动抓波形

3.芯片验证

(1)芯片IP

1.概念
IP(Intellectual Property)，知识产权。
IP模块是指在芯片设计中可以重复使用的功能模块或电路块。
IP 模块可以是由设计公司开发的，也可以从第三方供应商购买，用于集成到系统级芯片（SoC）中

2.IP 模块的常见类型：
①PCIe
②MC
③SSM_FW
④VPU
⑤SIP
⑥SP
⑦GDTE
⑧GMU
⑨CVP

①CPU IP(处理器IP)：例如ARM的Cortex系列。
②GPU IP(图形处理IP)：例如NVIDIA IP，例如 GPU 核心，用于图形处理和加速
③MC IP(存储控制器IP)：例如 DDR、eMMC、Flash 控制器，用于管理存储器
④通信接口IP：例如 PCIe、USB、I²C、SPI 等。
⑤安全IP：例如加密模块，用于数据加密和解密

3.IP的作用：
这些 IP 模块可以帮助设计人员减少设计周期、降低开发成本，并确保功能的可靠性。

IP 模块是指在芯片设计中可以重复使用的功能模块，帮助简化和加速设计过程。它们通常经过严格的验证，确保可靠性和兼容性，是现代复杂系统和芯片设计中不可或缺的构件。

(2)ralf文件

RALF（Register Abstraction Layer File）是一种用于描述硬件设计中寄存器和内存结构的文本格式，广泛应用于SoC（System on Chip）验证中，尤其是在UVM（Universal Verification Methodology）环境下。

RALF文件简介
RALF文件采用类似Tcl的语法，结构化地描述了寄存器、字段、寄存器文件、内存、块（block）和系统（system）等元素。

• 寄存器（register）：由一个或多个字段（field）组成，表示硬件中的寄存器。
• 字段（field）：寄存器的最小可访问单元，通常对应硬件中的一位或多位。
• 寄存器文件（regfile）：由多个寄存器组成的集合。
• 内存（memory）：用于描述存储器区域。
• 块（block）：逻辑功能单元，包含寄存器和内存。
• 系统（system）：由多个块或子系统组成的顶层结构。

这些元素通过层次化的结构组织，便于描述复杂的硬件设计。

4.底软 (底层软件)

(1)简介

底软就是底层软件的简称，它是位于软件架构最底层、直接与硬件交互的软件集合，是上层应用程序操控硬件的核心桥梁。

简单来说，没有底软，硬件就是一块 “裸板”，既无法被操作系统识别，也无法完成任何数据传输或计算任务。

(2)核心运行组件：Firmware、Driver、HAL

(1)Firmware (固件)
(2)Driver (驱动程序)
(3)HAL (硬件抽象层)：基于驱动做二次封装，提供标准化接口屏蔽不同硬件的差异

(3)配套工具组件：smi、smt、validaiton suite、ipmitool

(1)smi 工具：指 System Management Interface 工具，用于直接访问硬件的管理接口，比如读写 PCIe 设备的配置空间、查询芯片温度 / 功耗、配置硬件参数。完全面向底层硬件，属于典型的底软调试工具。例如：nvidia-smi
(2)smt工具
(3)validation suite工具
(4)ipmitool

5.存储：内存、存储颗粒

为了理解区别，我们把数据比作货物，把内存比作公路：

(1)LPDDR

LPDDR5 (经济型高速路)：
这是一条 8 车道 的高速路。
路况很好，车也省油（省电）。
优势： 造价便宜，路可以修得很长很长（容量可以做得很大，比如 256GB）。
劣势： 爆发力不够，如果瞬间涌入海量车流，会堵车。

(2)GDDR

GDDR6X (赛车道)：
这是一条 32 车道 的超级公路。
车速极快，但非常费油（耗电、发热）。
优势： 玩游戏时，每一帧画面需要瞬间传完，它最合适。

(3)HBM

HBM3 (立体交通枢纽)：
这不仅是公路，这是1024车道的超宽路面，甚至是地下的高频磁悬浮列车。
优势： 吞吐量惊人。用来训练大模型时，几千亿个参数需要频繁进出，只有它扛得住。
劣势： 造价极其昂贵，而且受限于物理空间，很难把“停车场”修得很大（容量扩充难，单颗通常只有 24GB/36GB，凑出 80GB 很难）。

6.工艺

(1)Corner芯片介绍

https://www.gloomyghost.com/live/20250204.aspx

<1>Corner芯片的分类：PVT

在一片wafer上，不可能每个芯片的载流子平均漂移速度都是一样的，随着电压、温度不同，它们的特性也会不同。

把他们分类就有了PVT(Process，Voltage，Temperature)：
①Process：工艺参数波动（即工艺角）
②Voltage：供电电压变化（如±10%）
③Temperature:工作温度范围（如-40°C~125°C）

也就是Corner先分为 Process Corner、Voltage Corner、Temperature Corner。
Process Corner(工艺角Corner)又分为五种：

①TT：Typical N Typical P：NMOS 和 PMOS 都是典型工艺速度
②FF：Fast N Fast P：NMOS 和 PMOS 都偏快
③SS：Slow N Slow P：NMOS 和 PMOS 都偏慢
④FS：Fast N Slow P：NMOS 快，PMOS 慢（不对称）
⑤SF：Slow N Fast P：NMOS 慢，PMOS 快（不对称）

<2>Process Corner 工艺角：TT、FF、SS、FS、SF

1.工艺角的定义及产生原因
芯片制造过程中存在工艺偏差，如掺杂浓度、扩散深度、刻蚀程度等，导致不同批次、同一批次不同晶圆以及同一晶圆不同芯片之间的性能存在差异。为了描述这种差异，引入了工艺角的概念。

2.常见的工艺角类型：5种
(1)TT (Typical - Typical)：代表典型工艺角，此时晶体管的各项参数都在标称值或平均值附近，芯片性能处于设计预期的典型状态，通常作为基准用于芯片设计和验证。

(2)FF (Fast - Fast)：表示快速工艺角，NMOS 和 PMOS 的性能都偏向快速，即晶体管的饱和电流大，阈值电压小，运行速度快。这种工艺角下芯片的工作频率可能较高，但功耗和电源完整性等方面可能面临更大挑战。

(3)SS (Slow - Slow)：是慢速工艺角，所有晶体管的工作速度都比平均速度慢，饱和电流小，阈值电压大。芯片在 SS 工艺角下性能受限，但电源完整性可能相对较好。

(4)FS (Fast - Slow)：指 NMOS 速度快，PMOS 速度慢的工艺角。

(5)SF (Slow - Fast)：与 FS 相反，是 NMOS 速度慢，PMOS 速度快的工艺角。

注： SS、 TT、FF 分别是左下角的corner, 中心、右上角corner

<3>3FF Corner芯片

3FF Corner：
专指 3nm 级 FinFET 工艺，基于第三代 FinFET 技术

FinFET（鳍式场效应晶体管，Fin Field-Effect Transistor）是一种三维结构的晶体管，通过立体架构解决了传统平面 MOSFET 在纳米级工艺下面临的短沟道效应和漏电流问题，是目前集成电路（IC）制造的主流技术。

(2)Harvest

Harvest (芯片收割/ 功能提取)
核心目标：提升整体良率，创造差异化产品
操作范围：涵盖功能禁用、性能降档、规格调整等综合策略
应用场景：制造良率优化、产品线丰富化、成本控制
实施结果：产生不同档次产品（如高端芯片→中端 / 入门级）

(3)Tj温度：结温

结温（Junction Temperature, Tj）：半导体器件内部 PN 结处的实际温度，即发热最集中的位置。

Tj(Junction Temperature)即结温，指的是半导体器件内部 PN 结处的温度，通常高于器件外壳温度（Tc）和环境温度（Ta）。结温直接影响器件的电学性能、可靠性和寿命，是热设计和热管理的核心指标。

1.Tj的概念

Tj的计算

7.芯片与显卡

(1)CPU、GPU、NPU、TPU、LPU

CPU 适用于通用计算任务。
GPU 适合大规模并行处理，尤其是图形和AI训练。
NPU 专为AI推理任务设计，具有更高效的神经网络运算能力。NPU是一种专门针对神经网络计算进行特殊优化设计的集成电路元件，擅长处理视频、图像、语言类多媒体数据。

(2)目前市面上的GPU芯片：V100、A100、H100

V100适合基础的AI训练和推理任务。
A100是数据中心的通用高性能GPU，适合多种计算任务。
H100是目前性能最强的GPU，特别适合大规模AI模型训练和高性能计算。
H200和H800是针对中国市场设计的受限版GPU，性能稍逊于H100，但仍然具备强大的计算能力

(3)显卡

<1>GTX

GTX (Giga Texel Shader eXtreme)
定位： 传统的高性能图形渲染。
代表型号： GTX 1080 Ti, GTX 1660, GTX 1650 (你的显卡)。
核心技术： 光栅化（Rasterization）。

<2>RTX

RTX (Ray Tracing Texel eXtreme)
定位： 实时光线追踪 + AI 人工智能计算。
代表型号： RTX 2060, RTX 3090, RTX 4090。
核心技术： 除了传统核心外，它多了两个专门的硬件单元：

• RT Cores (光线追踪核心)： 专门用来算“光线是怎么从物体上弹射的”。在 Isaac Sim 这种仿真器里，为了让机器人看到的画面和真实世界一样（比如镜面反射、阴影），必须用到它。
• Tensor Cores (张量核心)： 专门用来算 $4\times 4$ 矩阵乘法。这是深度学习的命根子。有了它，跑 PyTorch/TensorFlow 的速度会几倍、几十倍地提升。DLSS（深度学习超级采样）也是靠它实现的。