AXI协议解析(一)

AXI的全称是Advanced eXtensible Interface。在spec里面是这么自夸的：
•用于高带宽和低延迟设计。
•提供高频操作，无需使用复杂电桥。
•协议满足各种组件的接口要求。
•适用于具有高初始访问延迟的内存控制器。
•提供了实现互连架构的灵活性。
•与AHB和APB接口向后兼容
AXI有五个独立的事务通道，分别是：
•读地址（Read Address，简称AR）
•读数据（Read Data，简称R）
•写地址（Write Address，简称AW）
•写数据（Write Data，简称W）
•写响应（Write response，简称B）
AXI的五个通道是单方向的，这样做的好处是可以对每个通道单独优化，而且当经过复杂的片上网络时，能够优化时序减少延迟。AXI支持突发（burst）传输，乱序（out of order）传输，极大地提高了数据吞吐能力，在满足高性能要求的同时，又减少了功耗。
对于读操作，主机（master）通过AR通道发送读事务地址，从设备（slave）通过R通道返回给主机所需要的数据，如下图：

图1 AXI的读操作
对于写操作，主机通过AW通道发送写事务地址，并通过W通道把数据发送给从设备，而从设备接收到数据后，需要通过B通道返回一个响应给主机，整个过程结束。

图2 AXI的写操作
读和写的不同之处，一是数据方向不一样，还有就是读事务不需要从设备再发响应了，想想为啥涅。
读和写的数据宽度可以是8, 16, 32, 64, 128, 256, 512, 1024 bits中的一种。
这里不得不提一下AMBA中广泛采用的VALID/READY握手机制。正是因为有了这个机制，发