集成电路测试学习-2

最新推荐文章于 2026-04-23 15:48:26 发布

原创最新推荐文章于 2026-04-23 15:48:26 发布 · 970 阅读

2 ·

本内容遵循CC 4.0 BY-SA版权协议

标签

#集成测试

收录于

3、电源电流（IDD）

目的

电源电流测试是指在额定电压条件下，通过电源消耗的电流来反映被测器件的功耗。

功耗对于一些电池驱动的设备，尤为重要，会直接影响产品的续航时间。

同时电源电流测试也是快速分辨被测器件好坏的一种测试方法，一般紧接着开短路测试进行。

测试方法

IDD测试通常分为静态测试和动态测试，还有一种为瞬态测试IDDQ，属于可测性设计。

静态IDD，指的的DUT在静态的条件下，比如某些器件的睡眠模式，那么静态功耗IDD指的就是芯片在睡眠模式下所消耗的电流。对于数字电路来说，测量静态IDD时，首先要把DUT预置为静态模式，然后去测量电源消耗的电流。

动态IDD指的是被测器件内部电路一只在翻转时电源消耗的电流，关键还是在预置向量的运行，有些时候在IDD的测量过程中，向量还在循环的运行。

IDDQ未进行过测试

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

RookieThree

关注关注

5
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

ATE测试基础——直流参数测试

你骄傲地飞远的博客

06-14

9812

芯片测试在发展过程中诞生了许多术语，初次接触的人大部分都会被绕晕。因此为方便广大读者理解，在开始介绍测试项之前，需要对测试领域的名词进行解释。还有部分较为抽象的内容，需要略作展开。DUT——Device Under Test，正在被测试的器件Pin——器件引脚，信号引脚分为输入，输出，三态和双向四类，负责与外界进行信息交互；电源引脚分为电源和地两类，结构与信号引脚不同，负责给器件内部运行和外部输出提供电平。输入：在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道;

ATE 测试及IC测试原理之 IDD测试

qq_37754056的博客

01-18

1万+

IDD IDD 的定义有很多，其中包括流过 Drain to Drain（CMOS D 极）的电流；Drain to GND 的电流；Drain 的 leakage 电流等等。普遍认为最符合实际的定义应该是：IDD 的测试分动态和静态两种电流，动态 IDD 是器件在正常工作时，Drain 对 GND 的漏电流，静态 IDD 是器件在静态时 Drain 对 GND 的漏电流。根据不同IC 测试时候,会分 sleepout_current sleepin_Current。以LCD驱动IC为例，除上两curr

参与评论您还未登录，请先登录后发表或查看评论

别再傻傻分不清了！芯片测试中的漏电流(Leakage)和IDDQ，到底谁才是功耗的‘元凶’？

weixin_29212429的博客

03-27

401

本文深度解析芯片测试中漏电流(Leakage)与IDDQ的物理本质及工程实践差异，揭示它们在功耗优化与缺陷检测中的不同角色。通过量子效应分析、测试方法论比较及工艺演进挑战，帮助工程师精准识别功耗‘元凶’，提升芯片设计与测试效率。

芯片测试：漏电流（Leakage）和IDDQ

u011075954的专栏

04-15

5368

在早期工艺（微米时代），IDDQ是缺陷检测的“神器”，但随着工艺进入纳米级，正常漏电流本就很高，缺陷信号容易被淹没，IDDQ的江湖地位逐渐被动态测试等技术取代。它像芯片的“基础代谢”，工艺越先进（比如7nm、5nm），漏电流越严重，直接影响功耗和续航。它们都盯着静态电流，但一个是为了“活得久”（低功耗），一个是为了“没毛病”（零缺陷）。在摩尔定律的狂奔中，这对“电流CP”的故事，还会继续上演。当芯片处于“待机模式”（逻辑状态稳定）时，理论上电流应该趋近于零，但现实中总有“不听话”的电流悄悄流动，这就是。

ATE测试之IDD测试

qq_53535498的博客

06-20

9251

主要介绍了IDD gross以及DUT处于工作模式或休闲模式下的IDD

IDD测试- IDD 之和——Gross IDD

weixin_63179412的博客

06-21

2197

IDD测试分为动态和静态俩种电流，动态 IDD 是器件在正常工作时，Drain 对 GND的漏电流，静态 IDD 是器件在静态时 Drain 对 GND 的漏电流。在 COMS 电路中称为 IDD，在 TTL 电路中称 ICC。

IDD测试--Static IDD

weixin_63179412的博客

06-22

1604

静态指器件处于非活动状态，IDD 静态电流就是指器件静态时 Drain 到 GND 消耗的漏电流。静态电流的测试目的是确保器件低功耗状态下的电流消耗在规格书定义的范围内。2）在单颗 DUT 上重复测试时，静态电流测试的结果应该保持一致性，且将 DUT 拿开再放回重测的结果也应该是一致和稳定的。VIL、VIH、VDD、向量序列和输出负载等条件会影响测试结果，这些参数必须严格按照规格书的定义去设置。1）运行一定的测试向量将器件预处理为已知的状态后进行，低功耗状态。2）去测量流入 VDD 的电流。

基于强化学习的集成电路动态布线优化方案

最新发布

weixin_30781433的博客

04-23

578

在集成电路物理设计中，详细布线是影响芯片性能的关键环节。随着工艺节点微缩，传统布线算法面临设计规则复杂化带来的效率挑战。A*和Dijkstra等路径搜索算法虽然能保证布线质量，但需要反复进行设计规则检查（DRC），导致运行时间激增。通过将强化学习引入布线过程，可以建立动态权重调整机制，将布线过程建模为马尔可夫决策过程（MDP），实现布线效率的显著提升。该技术在工程实践中已证明可将布线时间缩短3倍，同时减少设计规则违规（DRV），为芯片设计自动化（EDA）提供了创新解决方案。

集成电路芯片封装技术第十五讲精讲与实战习题

weixin_35189483的博客

09-07

1119

集成电路封装是将制造完成的裸芯片（Die）通过特定工艺封装在保护壳体内，实现电气连接、物理支撑与环境隔离的关键环节。作为芯片制造与系统集成之间的桥梁，封装不仅决定了芯片的尺寸、散热性能和电气特性，还直接影响其可靠性与市场应用范围。随着芯片复杂度的提升与应用场景的多样化，封装技术已从传统的通孔插装（DIP）发展到高密度的球栅阵列（BGA）和三维封装（3D IC），成为推动半导体技术进步的重要驱动力。在集成电路的发展历程中，封装技术不断演进，以满足日益增长的性能、集成度与可靠性需求。

IC ATE集成电路测试学习——Scan测试

qq_46053908的博客

05-07

2537

Scan chain 是一种常见的DFT技术，用于检测时序和逻辑故障。通过将芯片中的触发器（flip-flops）串联成一个长链，测试设备可以更容易地控制和观察这些触发器的状态。

集成电路测试学习

RookieThree的博客

04-16

2027

通常在集成电路的设计过程中，为保护输入、输出引脚，避免其受到静电放电（ESD）或其他过压情况导致的损坏，通常会在引脚与地之间加入一个保护二极管，有些电路也会在引脚与电源之间加入保护二极管，这些保护二极管在电路正常工作时是反向截止的，不会对电路的正常工作造成影响。测量时，将所有管脚接地，包括电源关键，然后施加一个微弱的电流，这个电流就会使保护二极管正向导通，通过测量这个二极管的导通压降，就可以判断被测引脚的开短路状态。这些电流称为漏电流。数字电路主要包括开短路测试、漏电流测试、电源电流测试、输出电平测试等。

半导体- IDD 测试原理概述

m0_57493153的博客

12-15

2778

这个测试我们比较少用，因为我平时使用我们自己的IC，个别极限情况下，我都会超频，因为做图像的，为了达到一定的帧率都会超频工作，代价就是发热。其次就是注意电源引脚的电容负载，过大的电容会造成电流稳定时间加长，甚至成为漏电的因素。从IDD的描述咱们知道他是流入芯片的总电流，那么他肯定直接反映了IC的功耗，那么它就能被来评估和确保芯片在正常工作时的性能和功耗特性，比如续航能力。IDD表示的是 CMOS 电路中从漏极（D）到漏极（D）的电流（I），如果是 TTL 电路则称为 ICC（从集电极到集电极的电流）。

【SOC 芯片设计 DFT 学习专栏 -- IDDQ 测试与 Burn-In 测试】

CodingCos的博客

03-25

3301

特性IDDQ 测试Burn-in 测试目标检测制造工艺缺陷（桥接、断开等）。筛选潜在早期失效芯片，验证可靠性。应用阶段通常在芯片生产的功能测试环节应用。通常在生产完成后或出货前进行。应力条件静态、低功耗电流检测。高温、高电压加速测试。测试成本较低，需精密电流测量仪器。较高，高应力设备及较长时间成本。效果补充功能测试覆盖，发现特定缺陷。增强产品可靠性，减少现场失效率。两者的结合在芯片测试流程中至关重要，可以有效提高产品的质量和市场竞争力。

【芯片设计封装与测试】芯片测试目的、方法、分类及案例

热门推荐

smartvxworks的博客

08-25

1万+

半导体测试作为半导体设计、生产、封装、测试流程中的重要步骤，是使用特定器具，通过对待检器件(DUT，Device Under Test)的检测，区别缺陷、验证器件是否符合设计目标，分离好品与坏品的过程。半导体测试可以确保生产芯片达到要求良率，减低成本浪费，同时提供有效的测试数据，改善设计与制造。根据电子系统故障检测中的”十倍法则“：若芯片测试未发现芯片设计制造的相关故障问题，那么在电路板(PCB)级别发现故障的成本则会升至芯片级别的十倍。以此类推，成本也会以指数式增长。半导体测试基本工作机制为：

芯片测试原理（基础篇）

MakerC++的博客

07-19

1万+

芯片测试原理

【IDDQ】静态电流 Leakage Current

u011808788的博客

03-25

1万+

IDDQ

芯片测试之一：简介

qq_22222449的博客

05-26

5022

测试的目的就是为了验证生产出来的芯片是否达到当初的设计要求（spec需求），通过测试对芯片进行筛选分类，把一些残次品分选出来；把好的产品推向市场，不好的留着做后续的分析处理，以便改进设计或加工工艺，从而提高整个芯片的良率。

半导体- IDD 测试原理概述，零基础入门到精通，收藏这篇就够了

Python_0011的博客

11-07

1325

01】IDD 实际上就是芯片的供电电流，也就是芯片在特定工作模式下的总电流。但是为啥不叫而叫，原因如下：IDD表示的是 CMOS 电路中从漏极（D）到漏极（D）的电流（I），如果是 TTL 电路则称为 ICC（从集电极到集电极的电流）。到第二步，为什么要测试IDD?从IDD的描述咱们知道他是流入芯片的总电流，那么他肯定直接反映了IC的功耗，那么它就能被来评估和确保芯片在正常工作时的性能和功耗特性，比如续航能力。

半导体测试基础 - DC 参数测试

qq_35654286的博客

05-22

6635

DC 参数测试，测的主要是器件上单个引脚的一些特性。对大多数的 DC 参数来说，实质上是在测半导体的电阻率，而解释电阻率用的是欧姆定律。如需验证 DC 测试流程的可行性，也可以借电阻器来等效 DUT，以排除 DUT 之外的问题。比方说，在芯片规格书里出现的参数 VOL：我们可以看出，VOL 最大值为 0.4V，IOL 为 8mA，即当输出逻辑低电平的情况下，必须是在不大于 0.4V 的电压下产生 8mA 的电流，所以我们可以得出，这个器件的最大电阻不超过 50Ω。

测试原理（一）

2202_75467525的博客

10-12

7708

IDDQ测试运行一组静态IDD测试的功能序列，使其功能序列内部的独立断点，进行8-12次的独立电流测试；（3）VDDpin的边上通常会放置Bypass电容，而电容的大小也会影响IDD的测试，小可能击穿，大可以导致DELAY的时间不足，提前测量。IDD的定义有很多种像Drain to Drain电流，Drain对于GND的电流，以及leakage的电流。结构：OS的一种串行的静态DC测试；IDDQ的目的是为了测量逻辑状态验证的时候静止的电流，同时与与标准的静态电流相比较用于提升测试覆盖率。