【System Verilog and UVM基础入门10】线程的用法

原创 已于 2024-05-31 17:14:11 修改 · 379 阅读 · 0
于 2022-03-10 15:03:14 首次发布
本文详细介绍了System Verilog和UVM中线程的三种用法：fork...join、fork...join_any和fork...join_none。通过实例解析了各线程结构的执行顺序和特点，帮助理解其在硬件验证中的应用。

目录

学到的，要分享；赚到的，要回馈

关于fork ...join的用法理解：

关于fork...join_any的用法说明

关于fork…join_none的使用

关于fork ...join的用法理解：

需要等待线程全部结束，才能退出！

initial begin 
  $display("@%0t:start fork... join example", $time);
  #10 $display("@%0t: sequential after #10", $time);
  fork
    $display("@%0t:parallel start", $time);
    #50 $display("@%0t: parallel after #50"， $time);
    #10 $display("@%0t: parallel after #10"， $time);
    begin
      #30 $display("@%0t: sequential after #30"， $time);
      #10 $display("@%0t: sequential after #10"， $time);
    end
  join
  $display("@%0t:  after  join"， $time);
  #80 $display("@%0t: finish after #80",$time);
end

仿真开始，首先是执行第一行代码，不消耗时间！

0ns时刻，执行 $display("@%0t:start fo

标签
#硬件架构 #arm开发 #硬件工程
了解本专栏 订阅专栏 解锁全文 超级会员免费看
【System Verilog and UVM基础入门11】事件，旗语，邮箱
TommiWei的博客
03-11 620
事件，旗语，邮箱
UVM学习笔记2——线程（fork-join、event、semaphore、mailbox）
qq_42135020的博客
03-12 3815
fork-join、event、semaphore、mailbox
System Verilog总结 第二章 数据类型
qq_39620453的博客
02-06 1586
第二章 数据类型 2.1 内建数据类型 变量：存放组合和时序值线网: 连接 （一般使用标量或矢量wire） 取值：0,1，z，x2.1.1 逻辑类型logic: 变量，可以被连续赋值、门单元、模块驱动 （类似reg） 只能有一个驱动 wire：可有多个驱动2.1.2 双状态数据类型 无符号：bit 带符号：byte,shortint,int,longint ...
Systemverilog: $display/$write/$strobe/$monitor异同及代码示例
chenxy_bwave的专栏
01-24 7517
总结了$strobe, $display, $monitor, $write的差异点，并基于代码示例给出来形象的对比。最后还留下一个有趣的仿真结果疑问留待高手答疑解惑
仿真中文件读写
jerwey的博客
10-13 446
u unformatted 2 value data 二值类型(不区分x/z)%z unformatted 4 value data 四值类型(区分x/z)%g 指数或者十进制(输出实型数，输出较短结果)%f 十进制(输出实型数)%e (exponential) 指数(输出实型数)
SystemVerilog: 打印显示之数据格式控制及特殊字符详解
热门推荐
chenxy_bwave的专栏
01-25 2万+
扼要介绍SystemVerilog中打印显示tasks中的特殊字符以及数据格式等控制，并辅以相应的代码示例。
UVM初学篇 -（23）UVM event 事件机制
u011164476的博客
10-23 2399
在事件触发的建立中，在dadd_rand_test会声明uvm_event_pool ，并在build_phase中调用get_global_pool()来对event_pool实例化，并通过env，oagent传输给omonitor。uvm_event_pool是uvm_events的关联数组构建的一个单例类，该关联数组的索引是一个字符串，uvm_event_pool在整个验证环境中的组件之间共享项。UVM中event中有两个常用的概念：uvm_event和uvm_event_pool。
system verilog编程题_验证&system verilog笔试题
weixin_42298100的博客
12-31 4195
进程与线程1、system verilog中，进程之间的同步不可以采用(Semaphore)，可以采用(Event, Mailbox, Fork/join).解析：Semaphore是一种线程仲裁结构，不能用关于内部事件同步。测试点与测试用例 & 覆盖率1、测试用例是用来覆盖测试点的，一个用例只能覆盖一个测试点(错误)。解析：用例和测试点不是一一对应的。一个用例可以用来覆盖多个测试点。一个...
数字IC验证基础知识汇总
wczzmmp2的博客
09-26 1万+
数字IC验证基础知识汇总，本文总结了SV语言与UVM验证方法学的基础知识，找工作或者感兴趣的同学可以看一看
UVM笔记(1)uvm_event和uvm_event_pool
最新发布
weixin_43772705的博客
04-25 576
UVM_EVENT和资源池的用法，用于组件间的交互。
（24）System Verilog多个线程间通信(信箱)
m0_46498597的博客
12-15 157
（24）System Verilog多个线程间通信(信箱) 1.1 目录 1）目录 2）FPGA简介 3）System Verilog简介 4）System Verilog多个线程间通信(信箱) 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPG.
（39）System Verilog线程停止(disable)
m0_46498597的博客
12-18 616
（39）System Verilog线程停止(disable) 1.1 目录 1）目录 2）FPGA简介 3）System Verilog简介 4）System Verilog线程停止(disable) 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
（10）System Verilog 关联数组
m0_46498597的博客
10-14 474
（10）System Verilog 关联数组 1.1 目录 1）目录 2）FPGA简介 3）System Verilog简介 4）System Verilog 关联数组 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA设计不是简单的芯片研
（40）System Verilog线程停止(disable fork)
m0_46498597的博客
12-18 791
（40）System Verilog线程停止(disable fork) 1.1 目录 1）目录 2）FPGA简介 3）System Verilog简介 4）System Verilog线程停止(disable fork) 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电
system verilog中和UVM中进程同步的类似semaphore方法
minsixiang的博客
10-24 612
uvm_object 的 wait_for_object 方法： 您可以使用 wait_for_object 方法来等待某个 UVM 对象（例如 uvm_sequence 或 uvm_driver）处于特定的状态，例如 started 或 finished。使用 uvm_resource_db： 您可以使用 uvm_resource_db 来管理可用的资源，并通过 uvm_resource_db 的 get 和 put 操作来模拟获取和释放信号量。在大多数情况下，UVM 提供的同步机制足以满足验证需求。
system verilog 面试题汇总-1
weixin_49118247的博客
02-19 1438
断言用于验证设计的行为是否符合预期。SystemVerilog中的断言可以使用。
（41）System Verilog 例化System Verilog模块
m0_46498597的博客
10-21 415
（41）System Verilog 例化System Verilog模块 1.1 目录 1）目录 2）FPGA简介 3）System Verilog简介 4）System Verilog 例化System Verilog模块 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件
（27）System Verilog多个线程间通信(队列)
m0_46498597的博客
12-16 232
（27）System Verilog多个线程间通信(队列) 1.1 目录 1）目录 2）FPGA简介 3）System Verilog简介 4）System Verilog多个线程间通信(队列) 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA
（10）System Verilog 虚方法
m0_46498597的博客
12-12 656
（10）System Verilog 虚方法 1.1 目录 1）目录 2）FPGA简介 3）System Verilog简介 4）System Verilog 虚方法 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA设计不是简单的芯片研究，主要
（42）System Verilog 例化Verilog模块
m0_46498597的博客
10-21 429
（42）System Verilog 例化Verilog模块 1.1 目录 1）目录 2）FPGA简介 3）System Verilog简介 4）System Verilog 例化Verilog模块 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值