SAR ADC驱动电路

原创已于 2025-07-24 09:33:56 修改 · 1.9k 阅读

22 ·

本内容遵循CC 4.0 BY-SA版权协议

GEO检测

收录于

Oscilloscope

于 2025-07-14 17:27:57 首次发布

一、SAR ADC(Successive Approximation Register)

SAR ADC即逐次逼近型ADC，主要分成四个部分：采样保持电路、模拟比较器、SAR逐次逼近寄存器和DAC数字模拟转换器，SAR ADC的内部典型拓扑如下图所示。

其工作过程主要有两个阶段：采样阶段和转化阶段：

采样阶段：在采样阶段，开关 $S_{1}$ 闭合，开关 $S_{2}$ 断开，这时对 ADC 采样电容 $C_{SH}$ 充电；
转化阶段：在转化阶段，开关 $S_{1}$ 断开，开关 $S_{2}$ 闭合，采样电容上的电压与内部 DAC 通过比较器上的电压，从高位到低位，逐级比较。
逐次逼近寄存器在每个时钟周期向内部 DAC 提供额外的代码。如果采样电容上的模拟电压高于内部DAC电压，记为1；如果采样电容上的模拟电压高于内部DAC电压，记为0。

二、Driver

由SAR ADC采集原理可知，其通过内部开关 $S_{1}$ 和 $S_{2}$ 的开关，来给采样电容 $C_{SH}$ 充放电，而 $V_{IN}$ 一般为电压信号，电流驱动能力较弱，而采样电容的充放电需要足够的电流。同时由于电容的存在，加上开关本身的一些片内寄生电容，会将一些电荷反向注入电源，称为电荷注入反冲，从而引起振荡，导致采样电容 $C_{SH}$ 的充放电不完全，表现为采集数据一直在变，看起来就像是个随机值。

为了给SAR ADC供电以及减少电荷反冲的影响，一般在传感器和SAR ADC之间，添加ADC驱动电路(放大器)和开关采样电容充电 RC 电路，如下图所示。

上图中的开关采样电容充电 RC 电路，不能简单的认为是低通滤波器，其英文名称为 Charge-Kickback Filter，作用主要是防止 ADC 内部的 $C_{SH}$ 在 $S_{1}$ 关闭时，衰减 ADC 输入端中开关电容对外部输入信号 $V_{IN}$ 的的反冲影响。

其中 $R_{ext}$ 通常是10Ω~330Ω之间， $C_{ext}$ 的大小通常要选取至少20倍于 $C_{SH}$ （类型最好是 COG或者 NPO）

三、RC滤波器

        在建立 ADC 输入和通过优化带宽限制噪声时所需的最小 RC 值，可以由假设通过指数方式建立阶跃输入来计算。
        计算阶跃大小，需要输入信号频率、幅度和 ADC 转换时间（ $t_{CONV}$ ）。转换时间是指容性 DAC 从输入端断开并执行位判断以产生数字代码所需的时间。
        在给定输入频率下，一个正弦波信号的最大不失真变化率可通过下式计算：

$2\pi *f_{IN}*V_{PEAK}$ 一一 $f_{in}$ ：输入信号的最大频率

如果 ADC 的转换速率大大超出最大输入频率，则转换期间输入电压的最大变化量为：

$2\pi *f_{IN}*V_{PEAK}*t_{CONV}$ 一一 $V_{PEAK}$ ：输入信号的单峰值

需要建立的阶跃大小为：

$V_{STEP}=\frac{2\pi *f_{IN}*t_{CONV}*C_{DAC}}{C_{EXT}+C_{DAC}}$

假设阶跃输入以指数方式建立，在 ADC 采集阶段，ADC 输入建立至½ LSB 的 RC 时间常数 $\tau$ 为： $\tau =\frac{t_{ACQ}}{N_{TC}}$ ，其中， $t_{ACQ}$ 为 ADC 采集时间， $N_{TC}$ 为建立所需的时间常数。

所需的时间常数可以通过计算阶跃大小 $V_{STEP}$ 与建立误差（本例为½ LSB）之比的自然对数来获得： $V_{half\;lsb }=\frac{1}{2}LSB= \frac{V_{REF}}{2^{N+1}}$ （ N 为转换精度），因此 $N_{TC}=\ln \left [ \frac{V_{STEP}}{V_{half\,lsb }} \right ]$

综上可得， $\tau =R_{ext}*C_{ext}=\frac{t_{ACQ}}{N_{TC}}=\frac{t_{ACQ}}{\ln \left [ \frac{V_{STEP}}{V_{half\;lsb }} \right ]}=\frac{t_{ACQ}}{\ln \left [ \frac{2\pi *f_{IN}*V_{PEAK}*t_{CONV}*C_{SH}}{(C_{ext}+C_{SH})V_{half\;lsb }} \right ]}$