FPGA新手必看：DE2-115开发板如何用Verilog操作S29GL064N Flash（附完整代码）

最新推荐文章于 2026-03-13 01:27:05 发布

原创

最新推荐文章于 2026-03-13 01:27:05 发布 · 201 阅读

FPGA开发实战：DE2-115开发板与S29GL064N Flash的Verilog交互指南

当第一次拿到DE2-115开发板和S29GL064N Flash芯片时，许多硬件开发者都会面临一个共同挑战：如何让FPGA与Flash芯片进行可靠的数据交互？这个问题看似简单，实则涉及引脚配置、时序控制、状态机设计等多个技术难点。本文将从一个实际项目经验出发，带你逐步实现FPGA与S29GL064N Flash芯片的完整交互方案，包含LCD显示和串口调试的联动实现。

1. 硬件连接与引脚配置

DE2-115开发板上的S29GL064N Flash芯片采用并行接口，与FPGA直接相连。这种连接方式相比SPI Flash具有更高的数据传输速率，但也带来了更复杂的控制逻辑。

1.1 引脚映射关系

根据DE2-115开发板的原理图，FPGA与Flash芯片的关键连接如下：

FPGA引脚	Flash引脚	功能描述
GPIO_0[0]	A0	地址线最低位
...	...	地址线(共23位)
GPIO_0[23]	A22	地址线最高位
GPIO_1[0]	DQ0	数据线最低位
...	...	数据线(共8位)
GPIO_1[7]	DQ7	数据线最高位
GPIO_1[8]	CE#	芯片使能(低有效)
GPIO_1[9]	OE#	输出使能(低有效)
GPIO_1[10]	WE#	写使能(低有效)
GPIO_1[11]	RESET#	复位(低有效)
GPIO_1[12]	RY/BY#	就绪/忙状态指示

注意：DE2-115开发板上的Flash地址线比芯片规格多出一位(A-1)，实际使用中需要特别注意地址对齐问题。

1.2 Quartus II引脚分配

在Quartus II中，我们需要为这些连接创建对应的引脚分配约束。以下是一个典型的.qsf文件片段：

set_location_assignment PIN_G22 -to fl_addr[0]
set_location_assignment PIN_G21 -to fl_addr[1]
...
set_location_assignment PIN_D12 -to fl_dq[0]
set_location_assignment PIN_D11 -to fl_dq[1]
...
set_location_assignment PIN_C11 -to fl_ce
set_location_assignment PIN_B11 -to fl_oe
set_location_assignment PIN_A11 -t

标签