海思高校合作——QA培训资料

在 Lattice 的 Reveal Inserter 中，，用于解决不同类型的问题。

本文摘要：亮度概念在物理光学、数字图像处理和人类视觉感知三个领域有不同定义。在FPGA实现中，亮度调节通过将RGB分量转换为YCbCr色彩空间，对亮度分量Y进行偏移调整后转回RGB。文中给出了RGB转YCbCr的FPGA实现代码，采用定点运算优化计算，包含溢出控制逻辑。该模块通过移位和加法运算实现亮度分量转换，配合四舍五入和溢出处理，最终输出8位YCbCr分量。（149字）

GPU Direct DMA RDMA技术摘要 NVIDIA的GPU Direct RDMA技术通过PCIe总线实现第三方设备(如FPGA)与GPU显存间的直接数据传输，无需CPU和系统内存中转。该技术可降低50%延迟，提升1.5-2.5倍带宽，完全卸载CPU负载。测试采用NVIDIA Jetson Orin平台和Xilinx FPGA，结果显示对于8MB数据传输，GPU Direct模式(2.84GB/s)相比传统路径(1.29GB/s)带宽提升2.2倍。技术核心在于预Pin操作将GPU虚拟地址映射为物理

本文介绍了ClaudeCode和CCSwitch软件的安装配置过程，以及在VSCode中添加ClaudeCode插件的步骤。重点分享了使用AI工具设计电阻分压网络工具的实际体验：通过多轮对话交互，AI能根据需求生成HTML工具并添加示意图，但需要不断调整优化界面设计。文中还提及了使用DeepSeek创建APIKey的付费要求，以及设计硬件产品时产生的相关费用。整个使用过程展示了AI辅助开发的交互特点和优化需求。

本文串联射频、Verilog、FPGA、仪器自动化全套知识，拆解射频器件参数、单片机与 FPGA 核心差异，梳理 Verilog 组合 / 时序逻辑核心语法，讲解 SCPI 与 PyVISA 仪器控制流程，完整还原卫星相控阵项目从信号接收至自动出图的工程链路，适合通信硬件入门者系统复盘。

星载高性能计算平台对电源系统的纹波抑制、瞬态响应与电压跟踪能力提出了极高要求。本文围绕国科安芯ASP4644四通道降压稳压器，基于该器件数据手册与芯片测试报告中的实测数据，系统分析了其在低纹波输出、动态负载响应、多通道电压跟踪等关键性能指标上的表现。研究结果表明，ASP4644在典型工作条件下的输出纹波可低至4.5mV，负载调整率约为0.4%，动态响应峰峰值约320mV，并具备多通道输出跟踪功能，能够为星载FPGA与处理器供电系统提供符合工程要求的电源解决方案。

（Universal Asynchronous Receiver/Transmitter），通常称作 UART。是一种通用串行，用于。该总线双向通信，可以实现和接收。单工，数据只能沿一个方向传输，不能实现反向传输。半双工，数据可以沿两个方向传输，但需要分时进行。全双工，数据可以同时进行两个方向传输。UART 是一种通用的数据通信协议，也是（串口）的，它在发送数据时将并行数据转换成串行数据来传输，在接收数据时将接收到的串行数据转换成并行数据。

标准定义RS-485（TIA/EIA-485-A）仅规定物理层电气标准，无上层通信协议，可搭载 Modbus RTU、DL/T645 等工业协议，是工业现场总线通用物理层标准。迭代由来（对比 RS232 缺陷）RS232：单端传输、点对点通信，最大传输距离 15m，抗干扰差，无法多节点组网；RS485 基于 RS422 升级，采用差分传输，实现多点双向长距离通信，适配工业复杂现场。

本文提出了一种基于FPGA的双频混合信号分离方案，针对2023全国电子设计竞赛H题需求。该方案采用纯时域处理技术，通过去直流偏置、128点滑动均值低通滤波提取低频分量，结合DDS参考信号和256级延迟线锁相技术分离高频分量。系统支持正弦/三角波切换输出及0~180°数字移相功能，具有无FFT运算、全整数处理、资源占用低等优势。相比传统频域方案，该方法实时性更强、相位控制更精确，在竞赛测试中表现出优异的稳定性和分离效果。文中详细阐述了8个关键模块的设计原理和实现方法，包括ADC/DAC接口、滤波器、波形转换和

本文以智腾微电子JLHIF160为例，系统阐述了I/F转换模块在测控系统中的集成应用要点。首先分析了I/F模块在信号链中的定位优势，包括抗干扰能力强、简化数字处理等特点。然后详细介绍了信号接入与量程配置方法，重点说明了分流电阻选择和频率档位匹配原则。在接口电路设计方面，强调了电源设计、接地策略和信号布线的关键细节。此外还深入探讨了输出信号处理、抗干扰设计策略以及系统级校准方法。最后指出，成功的系统集成需要综合考虑信号链路各环节特性，通过合理的接口设计和抗干扰措施充分发挥模块性能。该指南为工程实践中I/F转换

请先阅读完一遍此书再来看文章哦，这样效率更高~

最近项目需要从FPGA向STM32传输数据，选用SPI通信传输，传输数据为32位，。之前写了个stm32从机32位数据接收的，因个人能力不足没成功改成接收8位数据的代码，于是直接让从机接收32位数据，主机传8位数据，取第一组8位数据得了。具体SPI通信原理就不赘述了，网上很多大神有详细讲解过，此处只贴上自己项目关于SPI通信的代码作学习记录，给有需要的朋友参考。目的：fpga与stm32通过spi通信进行32位数据传输，fpga--主机，stm32--从机（SPI2端口）

本项目基于 Xilinx Zynq UltraScale+ MPSoC 平台，实现 FPGA 对多路 NVMe SSD 的访问，并在软件侧提供 exFAT 文件系统能力。系统支持串口交互式，用于完成多盘选择、挂载、格式化、容量查询、目录查看、文件读写、删除和性能测试；同时也支持版本，上电后同时启动 Web 文件服务器和串口 shell，可通过浏览器访问对 NVMe exFAT 分区进行文件浏览、上传、下载和删除。

可以设计一个计数器cnt_psclk[7:0]，每经过一个psclk周期计数器的值+1，计数器的值等于 127时psen拉高一个周期（这个值尽量高点，因为我们不知道PLL中时钟偏移完成会用多久）。每拉高一次psen信号，cnt_psen的值+1，如果输入的时钟为100MHz，想要使它相移180度，需要使psen拉高560次。仿真中输入的时钟为100MHz，所以可以计算出偏移的次数，但实际代码中，我们不知道输入的时钟具体频率，不过不影响实现功能。以下作为仿真的顶层模块，在tb中只需要给出两个时钟及复位即可。

本文介绍了一个基于FPGA实现的2ASK调制与双解调方案项目。系统包含标准2ASK调制（载波100kHz，码率25kbps）及两种解调方案：非相干解调（包络检波）采用整流+滑动滤波+判决的简易结构；相干解调则通过Costas锁相环实现I/Q正交混频的高精度解调。文章详细解析了各模块设计，包括M序列生成、载波ROM存储、乘法调制，以及解调端的整流、滤波和锁相环等关键电路。重点对比了两种解调方案的特点：非相干解调简单但抗噪性差，相干解调复杂度高但性能优越。项目完整复现了通信原理中的ASK技术，特别适合初学者理解

基于FPGA的可配置2FSK调制解调系统设计与实现 摘要：本文介绍了一种基于FPGA的通用化2FSK调制解调系统。系统采用正交两路相位调制方案，通过根升余弦滤波抑制带外干扰，支持载波频率、符号速率和滚降系数的寄存器配置。调制端将二进制比特流映射为双极性信号，经DDS载波调制；解调端采用正交下变频、匹配滤波和相位判决恢复原始数据。测试结果表明，该系统可适配不同通信带宽需求，具有抗干扰能力强、实现简单等特点。文章详细阐述了2FSK调制原理、FPGA实现步骤（包括参数配置、星座映射、滤波处理等关键环节），并提供了

本文详细介绍了基于Verilog的ADC128S022芯片SPI控制器设计与仿真验证。通过计数器驱动状态机的架构实现SPI模式0时序控制，包括通道配置、数据采集和并行输出功能。重点解决了仿真过程中的路径错误、数据截断、死循环等典型问题，并采用Python生成12位正弦波测试数据验证功能正确性。最终在Vivado环境下完成全流程开发，包括模块设计、Testbench搭建和波形验证，为FPGA数据采集系统开发提供了完整的SPI接口解决方案。文中总结的调试经验对FPGA初学者具有重要参考价值。

根据对 fpga/ 目录下代码的深入分析，该目录包含的是 Holoscan Sensor Bridge (HSB) 的 FPGA 核心 IP 及参考设计，其主要功能可以概括为：将各类传感器数据通过 FPGA 采集、封装为网络数据包，并以极低延迟通过以太网（RoCE/UDP）传输到主机 GPU 内存，同时提供精确时间同步（PTP）和完整的控制通路。这是 Holoscan 平台实现零拷贝 (Zero-Copy)、低延迟传感器到 GPU 数据传输的关键硬件基础。数据包接收与解析 (rx_parser/)