【Simulink教程案例15】基于simulink的卷积维特比编译码+16QAM调制解调通信系统性能仿真——输出误码和星座图

欢迎订阅《FPGA/MATLAB/SIMULINK系列教程》

Simulink教程目录

本课程学习成果预览：

目录

1.软件版本

2.卷积维特比编译码理论简介

3.使用SIMULINK实现卷积维特比编译码

3.1 模块1——信号源

3.2 模块2 ，8——卷积编码，维特比译码

3.3 模块3,7——16QAM调制解调

3.4模块5——信道模块

3.5模块9,10——误码率模块

3.6模块4，6——星座图显示模块

4.SIMULINK仿真

5.每课一个小技巧——Simulink中信道编译码模块使用技巧

1.软件版本

matlab2021a

2.卷积维特比编译码理论简介

       以卷积码为（2，1，7）为例，其约束长度为7比特，码生成矢量G1=1111001,G2=1011011,(G2反相后输出)，该码型共有64个状态。（2，1，7）卷积码的编码结构图如图1所示，该编码器中的寄存器的初值全为0，，输入1比特，根据生成多项式进行运算后，得到2比特的输出，输出后移位寄存器向右移位一次，并重复编码过程。

     （2，1，7）卷积码译码过程的总体结构可分为4个子模块，分别是分支度量模块，加比选蝶形运算单元，幸存路径存储单元和回溯译码单元。译码器的结构框图如图3所示。