3.1过程语句
Continue和break;
3.2任务、函数以及void
Sv和verilog中共同的地方:
任务可以描述组合逻辑和时序逻辑,可以有时延;函数只能描述组合逻辑,仿真时延为0;
在verilog中:
任务能调用任务和函数,但是函数只能调用函数,不能调用任务;
任务可以有任意多个各种类型的输入;函数只能有input端口的输入参数,且至少输入一个参数;
任务可以没有返回值;函数必须有一个返回值;
在sv中:
Continue和break;
Sv和verilog中共同的地方:
任务可以描述组合逻辑和时序逻辑,可以有时延;函数只能描述组合逻辑,仿真时延为0;
在verilog中:
任务能调用任务和函数,但是函数只能调用函数,不能调用任务;
任务可以有任意多个各种类型的输入;函数只能有input端口的输入参数,且至少输入一个参数;
任务可以没有返回值;函数必须有一个返回值;
在sv中:
3453
2114
1563

被折叠的 条评论
为什么被折叠?