Zynq实战：PL端数据如何通过AXI Lite高效送达PS端（附源码解析）

最新推荐文章于 2026-06-10 11:27:04 发布

原创

最新推荐文章于 2026-06-10 11:27:04 发布 · 615 阅读

标签

#Zynq #AXI Lite #FPGA与ARM通信 #嵌入式开发

1. 从零开始：为什么PL和PS需要“对话”？

很多刚开始玩Zynq的朋友，可能都会有这样一个困惑：我明明在一块芯片上做开发，为什么还要分什么PL（可编程逻辑）和PS（处理系统）？它们之间传个数据，听起来好像很复杂的样子。其实，你可以把Zynq这颗芯片想象成一个“双核”团队：PS端就是那个运行Linux或者裸机程序的ARM CPU，它擅长复杂的控制、算法和决策；而PL端则是那片可编程的FPGA逻辑，它擅长高速、并行、确定性的数据处理，比如视频流处理、高速AD采集或者自定义的通信协议。

那么问题来了，当PL端实时采集到了一批传感器数据，或者生成了一个复杂的运算结果，它怎么才能告诉PS端的ARM，让ARM来处理、显示或者上传呢？反过来，PS端的一些控制命令，又如何精准地发送给PL端的硬件逻辑呢？这就需要一座“桥梁”，而AXI总线协议，就是Xilinx官方为这座桥梁设计的“标准施工规范”。其中，AXI Lite是AXI家族里最轻量、最简单的一个成员，它虽然速度不是最快的，但胜在接口简单、资源占用少，特别适合用来传输配置参数、状态寄存器或者不那么频繁的批量数据。说白了，它就是让PS端的ARM CPU，能够像访问自己内存一样，去读写PL端硬件逻辑里的几个特定“小房间”（寄存器），从而实现控制和数据交换。

我刚开始接触的时候，也觉得配置寄存器、地址映射这些概念有点绕。但实际做一两个项目就会发现，一旦打通了这个通道，你的系统设计灵活性就会大大提升。比如，你可以用PL实现一个高速的图像预处理流水线，然后把处理后的关键数据（比如目标坐标）通过AXI Lite发给PS，PS再用这些数据做更高层的识别和网络传输。整个流程的瓶颈和优势都能被充分发挥。接下来，我就手把手带你走一遍这个完整的流程，从Vivado里画图连线，到SDK里写代码读数据，保证你跟着做一遍就能彻底明白。

2. 硬件工程师的画笔：在Vivado中搭建通信桥梁

硬件设计部分，我们主要在Vivado里完成。别怕，我们不用写复杂的RTL代码去实现AXI协议，Vivado的IP集成器和Block Design可视化工具帮我们搞定了一切。我们的目标是：在PL侧创建一个能产生数据的模块，并给它挂上一个AXI Lite从机接口，让PS能够访问。

2.1 第一步：创建你的数据源（Data Source）

首先，你得在PL端有点什么东西可以发送。我们就来创建一个最简单的数据源：一个32位的计数器。打开Vivado，创建一个新的RTL工程（Part选择你的Zynq芯片型号，比如xc7z020clg400-1）。

新建一个Verilog源文件，比如叫 data_generator.v。代码非常简单，就是一个随着时钟不断累加的计数器。
```
module data_generator(
    input wire clk,
    input wire rst_n,
    output reg [31:0] data_out
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            data_out <= 32'd0;
        else
            data_out <= data_out + 32'd1;
    end
endmodule
```
这个模块就是一个最简单的数据产生器，data_out每过一个时钟周期就加1。在实际项目中，这里可以替换成你的ADC采集模块、图像传感器接口或者算法模块的输出。
将模块封装成IP（可选但推荐）。为了让Block Design看起来更整洁，我们可以把data_generator打包成一个自定义IP。点击 Tools -> Create and Package New IP，选择 Create a new AXI4 peripheral，后面一路默认，直到添加用户逻辑接口。在最后一步，你可以把我们的 data_generator.v 添加进去，并把 data_out 信号作为一个输出端口暴露出来。这个过程Vivado有向导，跟着点就行。完成后，你就能在IP Catalog的User Repository里看到自己的IP了。