ZYNQ笔记（7）：AXI从口自定义IP封装

最新推荐文章于 2025-08-28 13:32:05 发布
转载 最新推荐文章于 2025-08-28 13:32:05 发布 · 1.9k 阅读 · 3
本文介绍了如何在ZYNQ系统中，利用AXI_Lite从口创建自定义IP，用于实现寄存器读写。通过Vivado工具详细步骤演示了从新建IP到调用IP，包括连接Master GP0接口，地址编辑及ILA观察AXI波形的过程。同时提及了PL精准定时中断的自定义IP设计。

　　使用 AXI_Lite 从口实现寄存器列表的读写，并且自己封装为一个自定义 IP，以便以后使用。本次记录的是 M_AXI_GP0 接口，此接口是 ARM 作为主机，FPGA 作为从机，配置 FPGA 的寄存器或者 RAM。

 

一、ZYNQ AXI 总线拓扑结构图

　　黄色部分即为 FPGA 部分。

 

二、新建 AXI_Lite 寄存器列表

1..点击主页上方菜单 Tools --- Create adn psckage IP ，点击Next

2.选择第四项，Next

3.选择 IP 名称和存放的路径，Next

标签
#嵌入式
最低0.47元/天 解锁文章
djue7752
关注
复旦微ZYNQ procise axi读取adc数据
wangjie36的博客
04-23 3775
复旦微ZYNQ procise axi读取adc数据 加入 Vivado 生成的 system.bd 文件与 PS 的 IP 配置（.xci）文件 （1）Block Design 文件(.bd)路径是: {prj_name}\{prj_name}.srcs\sources_1\bd\{bd_name}\ {bd_name}.bd 新建一个空的 Procise 工程，取名 Procise_xadc， 器件选择 fmql，package选择fcbga900
告别裸机调试：在ZYNQ上为自定义AXI-Stream IP核编写PS端驱动的心路历程
最新发布
weixin_42647395的博客
04-17 291
本文详细记录了在ZYNQ平台上为自定义AXI-Stream IP核编写PS端驱动的完整过程。从理解AXI-Stream协议基础到构建FIFO控制器、实现可靠数据传输，再到调试与性能优化，作者分享了实战中的关键技巧和常见陷阱。特别针对`mySPI_Tx_AXIS`这类IP核，提供了数据包设计、流控制机制等具体实现方案，帮助开发者高效完成驱动开发。
ZYNQ-IP核封装笔记
yunddun的博客
01-13 834
笔记
XILINX ZYNQ 7000 AXI总线 (三) AXI GPIO
denghuajing的博客
07-24 4105
ZYNQ的PS部分是有一个GP接口，32 Bit 的AXI master接口，默认是打开的，如果双击绿框可以看到是打开的。固定的IO，这里说的是ZYNQ PS最小系统就有的IO。比如说MIO，DDR，PS复位，PS时钟等。如果尝试的吧AXI GPIO 从接口和ZYNQ的主接口连接的时候，ViVado会提示无法连接。M_AXI_GP0 就是AXI的主机接口，M_AXI_GP0_ACKL是主机接口的时钟。接下来就是把复位连接在一起，就接到PS-PL的复位信号上，时钟都接到PS-PL时钟上来。
Zynq AXI地址空间分配
weixin_44877786的博客
02-14 8459
1、地址映射 图1 Zynq地址映射 当PS作为从机时，地址分配在0010_0000~3FFFFFFF;当PS作为主机使用M_AXI_GP0时，地址分配在4000_0000~7FFFFFFF;当PS作为主机使用M_AXI_GP1时，地址分配在8000_0000~BFFFFFFF。 2、例：PS作为主机调用M_AXI_GP0的地址分配 3、例：PS作为主机调用AXI_GPIO的地址分配 ...
ZYNQ学习之路4.ZYNQ通过GP口读取PL内部RAM数据
亦梦云烟的博客
12-08 7654
实验环境：window 7 64 bit, vivado 2017.1, ZTURN board. 参考手册：Xilinx Distributed Memory Generator 在ZYNQ开发中，经常需要PS与PL进行数据交互。当数据量比较大时往往需要先缓存一部分然后批量传输到Linux系统，否则中断响应时间无法满足要求，使用双端口RAM或许是一种不错的方法。本文详细描述P...
FPGA学习笔记【封装自定义IP核】
qq_40500005的博客
05-24 7682
封装带AXI接口的自定义IP核 为了更方便地使用外部接口驱动或进行系统级的设计时，可以考虑将RTL设计打包制作成自定义的IP核，Vivado会自动生成相关的IP核接口；或者为了在ZYNQ中使用AXI总线将硬核与FPGA硬件部分互联，可以将FPGA部分的RTL设计打包成自定义IP核，Vivado会自动将生成的IP核的接口制作好，使用图形化界面就能快速实现SoC设计。特别地，可以使用这种方法在硬核外挂载软核 在Vivado的设计思想中，一个IP核就相当于一个函数，可以通过重用IP核做到模块化设计的效果 可以参考
zynq设计学习笔记6——自定义含AXI4接口IP核-ps与pl的交互
qq_42025108的博客
01-27 1万+
在本实验中，我们将采用封装带有AXI4接口的IP的方式，实现PS和PL的数据交换，另外自定义IP核可以定制化系统设计，以达到设计重用的目的，可以很大程度上简化系统设计和缩短产品上市的时间。本次实验任务：通过自定义一个含有AXI总线的加减法器 IP核，接收ps端数据，在pl端进行计算后，将结果发送到ps端并通过uart打印出来。并用pl端控制的LED灯显示此时计算的是加法还是减法。下面开始实验步骤。 步骤一：打开Vivado后，点击下图位置的Manage IP,并在选项中选择New IP Location。
FPGA概念理解之：AXI、AMBA、IP核、总线、接口、协议
漫步量化
12-17 9077
源起 AXI（Advanced eXtensible Interface），是Xilinx从6系列的FPGA开始引入的一个接口协议，主要描述了主设备核从设备之间的数据传输方式。 在ZYNQ中继续使用，版本是AXI4，所以我们经常会看到AXI4.0，ZYNQ内部设备都有AXI接口。 其实AXI就是ARM公司提出的AMBA（Advanced Microcontroller Bus Archite...
ZYNQ进阶之路13--自定义AXI-FULL IP实现PS和PL双向高速通讯
WP_FD的博客
05-20 7967
ZYNQ进阶之路13--自定义AXI-FULL IP实现PS和PL双向高速通讯导语实现步骤 导语 不好意思，这篇博文又来晚了，是繁忙阻碍了博主博客的更新，其实博主想要有好多关于技术的话要说，奈何文采有限，时间有限，这里博主就不话痨了，总之做技术只要认真坚持就一定能成。直接进出主题，在ZYNQ进阶之路12章节中我们讲了在PL端实现AXI-full master，将PL串口接收到的数据写入DDR3指定...
ZYNQ进阶之路6--自定义AXI4 IP打包（PWM）
WP_FD的博客
03-04 5158
在之前的章节中我们讲有PL的一些单独教程，但后面我们会涉及到PS和PL协同工作的教程，这必然涉及到PS与PL的通讯，在ZYNQ中PS和PL的通讯大多是通过AXI-4总线实现的，AXI总线是ARM 1996年提出的微控制器总线家族AMBA中的一部分，其中AXI4主要面对高性能的地址映射通讯需求，AXI4-Lite是一个轻量级的，适用于吞吐量较小的地址映射通信总线，而AXI4-Stream主要面向高速...
【ZYNQ入门】第五篇、AXI HP口读写数据原理
大屁桃的博客
01-05 8280
AXI HP口读写数据原理
Zynq学习笔记之zynq_AXI4_Lite总线详解
Archar_Saber的博客
02-25 5278
1，AXI总线与AXI接口以及AXI协议 总线，接口和协议，总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由数据线，地址线，控制线等组成。接口是一种连接标准，有常常被称之为物理接口。协议就是传输数据的规则。 1.1 AXI总线概述 在ZYNQ中支持三种AXI总线，拥有三种AXI接口，当然用的都是AXI协议。其中三种AXI总线分别为： AXI4：(For high-perfor...
ZYNQ笔记（十五）：PL读写PS DDR（自定义IP核-AXI4接口）
2303_76814451的博客
04-29 3786
ZYNQ学习笔记
ZYNQ系列-linux下使用AXI4总线与PL传输数据
qq_37280428的博客
12-31 8603
ZYNQ系列-linux下使用AXI4总线与PL传输数据 文章目录ZYNQ系列-linux下使用AXI4总线与PL传输数据前言一、AXI4是什么？二、使用步骤1.PL端使用AXI-M解释2.PL端使用AXI-M项目实例3.VIVADO中的连接。4.LINUX程序。总结 前言 最近有同学在问AXI4总线在linux下的使用问题。确实linux下的资料相对较少，学起来也很费时间，有幸在之前的项目中接触过相关的知识，当时确实也是查阅了很多的资料才慢慢摸清楚门道。这篇文章就尝试着写一下如何去使用AXI4总线。我
ZYNQ——AXI总线
m0_54369128的博客
01-23 2304
这时可以利用向导生成对应的 IP。用户自定义 IP 核可以拥有 AXI 4 LiteAXI4 AXI Stream PLB 和 FSL 这些接口。后两种由于 ARM 这一端不支持，所以不用。AXI协议严格的讲是一个点对点的主从接口协议，当多个外设需要互相交互数据时，我们需要加入一个 AXI Interconnect 模块，也就是 AXI 互联矩阵，作用是提供将一个或多个 AXI 主设备连接到一个或多个 AXI 从设备的一种交换机制（有点类似于交换机里面的交换矩阵）。
Zynq学习笔记--Vivado中自定义IP核
hi94的博客
04-13 3543
AXI4总线的内部执行逻辑。写入和读取请求，逻辑上包括数据请求发起、响应握手、地址和数据处理等步骤。
ZYNQ MP AXI datamover IP使用流程说明
小翁同学
03-08 2607
参考文档 https://zhuanlan.zhihu.com/p/82129170 https://zhuanlan.zhihu.com/p/82509188 https://blog.csdn.net/qq_36662353/article/details/107120293 pg022_axi_datamover.pdf 前言 很久没更新FPGA相关的东西，忙TI平台的东西去了。 本来打算...
Vivado封装AXI IP
weixin_44513618的博客
08-28 1191
包括总线数量，总线类型（主从、Lite、Full、Stream），数据位宽（这里不能更改，后文详述）以及总线寄存器的数目（配置总线功能），以及存储空间大小（只有从Slave-Full才可以选择），一般来说常为下图结构，AXI-Lite Slave作为参数配置总线，AXI-Stream Master作为数据流总线。映射方法是，在左边的AXI信号框里选中一个信号名称，在右边的.v文件信号框里选中一个信号名称，点击下方的Map Ports，即完成了代码到总线的信号映射。这里要说明一下地址映射的作用，这是。
ZYNQ基础系列（一） AXI总线通信
热门推荐
long_fly的博客
11-24 1万+
PS-PL通信之AXI总线在ZYNQ开发过程中，PS与PL之间的通信是不可避免的，除了MIO与EMIO通信外，还有一种更高速的接口与ARM核通信。本章将创建并测试一个基于高速AXI总线的IP核，以及调用并测试vivado自带的IP核。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值