STM32 I2C通信实战：从协议解析到驱动开发

1. I2C协议基础：从零理解通信原理

I2C（Inter-Integrated Circuit）是一种简单却强大的串行通信协议，我在实际项目中用它连接过各种传感器、存储器和外设。简单来说，它就像是在设备之间搭建了一条"电话线"，让它们能够互相通话。

最让我喜欢I2C的一点是它的简洁性——只需要两根线就能实现设备间通信：

• SDA（Serial Data）：数据线，负责传输实际的数据
• SCL（Serial Clock）：时钟线，像指挥家一样协调数据传输的节奏

在实际布线时，这两根线都需要通过上拉电阻连接到电源。当所有设备都空闲时，它们会输出高阻态，这时候上拉电阻就把总线拉成高电平。一旦某个设备要通信，它就会把总线拉低，其他设备就自动"退居二线"。

I2C支持多主机多从机的架构，这在很多场景下特别实用。比如在一个智能家居系统中，多个传感器（从机）可以把数据发送给主控制器（主机），甚至不同的主控制器之间也能互相通信。

起始和停止条件是I2C协议中的关键信号：

• 起始条件：SCL为高电平时，SDA从高变低
• 停止条件：SCL为高电平时，SDA从低变高

这两个信号都是由主机产生的，就像打电话时的"喂"和"再见"。

数据传输时，每个字节（8位）后面都会跟一个应答位。主机每发送完一个字节，就会释放SDA线，等待从机给出应答信号（低电平表示应答，高电平表示非应答）。这个机制确保了数据传输的可靠性，我在调试时经常通过检查应答位来快速定位问题。

2. STM32的I2C硬件架构深度解析

STM32系列微控制器内置了硬件I2C外设，这大大简化了我们的开发工作。以常见的STM32F103系列为例，它通常包含两个I2C接口（I2C1和I2C2），每个接口都有特定的引脚映射。

时钟控制逻辑是I2C外设的核心之一。它通过配置时钟控制寄存器（CCR）来生成SCL时钟信号。STM32的I2C支持标准模式（100kHz）和快速模式（400kHz），在最新的系列中还支持高速模式（3.4MHz）。

计算时钟配置参数时需要考虑APB1总线的时钟频率。举个例子，如果PCLK1是36MHz，我们想要配置400kHz的快速模式，计算过程是这样的：

• 目标SCL周期：T_SCL = 1/400000 = 2.5μs
• 高速模式下的高电平时间通常占周期的1/3：T_HIGH = 2.5μs / 3 ≈ 0.833μs
• CCR值 = T_HIGH / T_PCLK1 = 0.833μs / (1/36MHz) ≈ 30

数据控制逻辑负责管理数据的发送和接收。数据移位寄存器就像是一个中转站，从数据寄存器（DR）获取数据，然后一位一位地通过SDA线发送出去。接收数据时过程正好相反。

在实际项目中，我更喜欢使用STM32的硬件I2C而不是软件模拟，原因很简单：硬件I2C能够自动处理时序、应答、时钟同步等复杂任务，大大减轻了CPU的负担。特别是在需要高速传输或者CPU忙于其他任务时，硬件I2C的优势更加明显。

STM32的I2C外设还支持DMA功能，这对于大数据量传输特别有用。我曾经用DMA配合I2C连续读取MPU6050的传感器数据，CPU占用率几乎为零，而如果用软件模拟I2C，CPU根本就忙不过来。

3. 硬件电路设计与布线技巧

I2C的硬件设计看似简单，但细节决定成败。首先说说上拉电阻的选择——这个值很重要但又经常被忽视。上拉电阻的值需要根据总线电容和通信速度来选择：