云计算中的多核技术:架构、并行性与局限性
1. 多核处理器架构基础
多核处理器架构是指在单个处理器封装内放置两个或更多执行核心或计算引擎。以IBM Cell处理器为例,它包含浮点单元、定点单元、置换单元、分支单元、通道单元等。这些单元,如加载/存储单元、定点整数单元、浮点单元、向量单元、分支单元、虚拟内存管理单元等都支持超线程技术,可同时处理多个线程,并且除了多个寄存器外,还包含一个DMA控制器。
2. 并行硬件
- 指令级并行(ILP) :硬件控制的执行单元组件并行使用,使得在一个时钟周期内可以执行多条处理器指令。不过,这种指令级并行的方法存在一定限制,但在现代处理器设计中被广泛应用。例如,通过将一组执行单元组合在一起,可以形成芯片多处理(CMP)架构。多数此类处理器为每个单元配备单独的L1缓存,并为整个处理器芯片设置共享的L2缓存。
- 芯片多线程(CMT) :CMP架构是处理器设计的最新趋势,而在单个处理器芯片内利用并行性的不同方式可总结为芯片多线程(CMT)能力。
- 对称多处理(SMP)与多计算机 :更高层次的是对称多处理(SMP),它使用多个处理器,最终可实现将计算机集群作为一个多计算机。对称多处理器包含两个或更多相同的处理器,它们共享单个主内存。这些多个处理器可以是独立的芯片,也可以是同一芯片上的多个核心。多处理器可用于同时运行更多线程,或者更快地运行特定线程。在多主总线系统中,会使用总线仲裁器来决定每个总线周期中哪个总线主设备可以控制总线。
以下是对称多处理器系统的
超级会员免费看
订阅专栏 解锁全文
47

被折叠的 条评论
为什么被折叠?



