半导体模拟 / 射频芯片｜纯技术管理线完整晋升路径（直通 CTO，无纯专家旁路）

一、基层执行层（0～3 年）：执行设计，不带团队

1. 初级模拟 / 射频设计工程师 AE 独立完成小单元仿真、版图配合、测试数据整理，听从上级分配模块任务。
2. 中级模拟 / 射频设计工程师 ME 独立负责单一小型功能模块（LDO、开关、单路 LNA 等），自主完成全套设计验证。

二、小组基层管理（3～8 年）：模块负责人，带 3 人以内小组

高级模拟 / 射频设计工程师 SE（模块 Lead）

• 全权定义模块指标、方案、约束；
• 带 1～3 名初 / 中级工程师分工；
• 负责模块流片、失效调试、输出内部设计规范。

三、单芯片项目主管（8～12 年）：整颗芯片总负责人，小团队管理

芯片主设计工程师 Chip Lead / 项目技术主管

• 统筹一整颗射频 / 模拟 SoC 全链路所有模拟射频模块；
• 管理 5～10 人完整设计小组；
• 统筹芯片规格、功耗、面积、成本折中；对接测试、封装、工艺厂；
• 管控单项目进度、风险、第一次流片全流程。

四、部门研发经理（12～18 年）：多条芯片项目并行，正式中层管理

模拟 / 射频研发经理 Design Manager

• 同时管控 2～5 个并行芯片项目；
• 管辖 20～50 人研发小组，负责绩效考核、人员招聘、任务分配；
• 搭建部门设计流程、评审体系、IP 复用库；
• 对接产品、市场拆解客户需求，制定短期产品路线；
• 管控部门月度 / 季度研发人力、流片预算。

五、产品线研发总监（18～24 年）：事业部级高管，分管全模拟射频研发

模拟 & 射频研发总监 Director of Analog & RF R&D

• 管辖全公司模拟射频大部门，50～200 人规模；
• 制定中长期射频 / 模拟技术路线：工艺选型（28nm/14nm/GaN 等）、产品迭代规划；
• 统筹多条产品线（车载射频、通信 PA、电源模拟、毫米波雷达等）；
• 主导核心自研 IP、重大预研项目、跨部门技术攻坚；
• 直接对接晶圆厂高层、头部终端客户技术负责人；统筹专利布局、车规 / 工业可靠性标准落地。

六、公司研发副总裁（CTO 前置必经岗，22～28 年）

研发副总裁 VP of R&D 公司二号技术高管，全研发体系总负责人，是绝大多数企业升任 CTO 的硬性跳板：

• 统筹公司所有研发中心：数字、模拟、射频、验证、测试、工艺、IP、可靠性；
• 参与董事会，制定公司整体技术战略、年度上亿级研发预算；
• 主导前沿技术预研、技术并购、对外重大技术商务谈判；
• 统筹量产良率、供应链技术风险、上市技术合规问询；
• 统筹全球研发团队搭建、顶尖技术人才引进、研究院体系建设。

七、最高技术岗：首席技术官 CTO（25 年 + 行业积累）

管理线 CTO 核心来源路径（标准完整管理链路）

初级工程师 → 中级工程师 → 模块 SE Lead → Chip 项目 Lead → 研发经理 → 模拟射频研发总监 → R&D 研发 VP → CTO

CTO 专属管理权责（射频 / 模拟芯片企业）

1. 顶层战略：3～5 年赛道布局、工艺路线、产品差异化竞争策略；
2. 全链条管控：研发、流片供应链、量产技术、知识产权、技术壁垒全盘统筹；
3. 资本与商务：对接投资人、资本市场、大客户高层战略合作；
4. 组织顶层设计：搭建专家 + 管理双通道、研究院、海外研发中心规划；
5. 行业标准、政企项目、重大技术攻关总负责人。

补充关键管理线硬性要求（只走管理必须补齐的轮岗 / 经验）

1. 不能只做电路设计：中期必须深度参与芯片测试、量产失效分析、晶圆工艺对接；
2. 必须具备预算管理：流片成本、人力成本、研发投入测算；
3. 跨部门管理经验：产品、市场、供应链、质量、销售技术支持协同；
4. 完整量产操盘经验：至少主导 3 代以上商用量产射频 / 模拟芯片。

不同规模企业晋升节奏差异

1. 初创芯片公司（50–200 人） 无多层级细分：Chip Lead 直接兼任研发经理，15～20 年可跳过 VP 直接出任 CTO，但团队规模、资金统筹经验偏弱。
2. 中型 Fabless（200–1000 人） 严格遵循完整阶梯，18～25 年走完总监→VP→CTO，管理体系最标准。
3. 国际头部半导体大厂（千人以上） 层级划分细密，晋升最慢，25～30 年才能到达 VP，再竞争 CTO 岗位，但行业资源、上下游话语权更强。