STM32F103+W5500以太网通信实战：SPI配置与常见问题排查

最新推荐文章于 2026-06-21 16:39:25 发布

原创

最新推荐文章于 2026-06-21 16:39:25 发布 · 849 阅读

STM32F103与W5500以太网通信：从SPI驱动到稳定数据收发的深度实践

在嵌入式物联网项目中，为MCU赋予网络连接能力是迈向智能化的关键一步。对于资源受限但应用广泛的STM32F103系列来说，直接处理复杂的TCP/IP协议栈往往力不从心。这时，像W5500这样的硬件协议栈芯片就成了绝佳的搭档。它通过一个简单的SPI接口，就将完整的网络协议处理能力交给了MCU，让开发者可以像操作普通外设一样进行网络通信。然而，从芯片手册上的原理图到项目里稳定运行的代码，中间往往横亘着配置、时序、同步等一系列“坑”。这篇文章，我将结合自己在一个工业数据采集网关项目中的实战经验，抛开那些泛泛而谈的理论，直接深入到SPI配置的寄存器操作、W5500的初始化流程、数据收发的核心机制，以及最让人头疼的同步问题排查。如果你正在或即将在STM32F103上使用W5500，希望这些踩过的坑和总结的技巧能让你少走弯路。

1. 硬件连接与SPI底层驱动构建

在开始写一行代码之前，确保硬件连接正确是第一步。W5500与STM32F103的典型连接非常简单，核心就是SPI四线（SCK, MOSI, MISO, NSS），再加上复位和中断引脚。但“简单”背后，细节决定成败。

1.1 引脚映射与硬件注意事项

我通常使用STM32F103C8T6这款常见的型号，其SPI1外设的引脚是固定的（PA5-SCK, PA6-MISO, PA7-MOSI），片选NSS（PA4）和复位RST（我习惯用PA0）则可以灵活配置。中断引脚INT（连接W5500的INTn）我接到PA1，用于触发接收事件。

这里有一个容易忽略的点：上拉电阻。W5500的SPI接口、中断和复位引脚，根据其数据手册，内部有弱上拉。但在实际PCB布局中，尤其是线缆较长或环境干扰较大的工业场景，我强烈建议在SCK、MOSI、MISO和NSS线上外部增加一个4.7kΩ到10kΩ的上拉电阻到3.3V。这能显著提高信号完整性，避免因信号毛刺导致的通信失败。复位引脚RST同样需要可靠的上拉。

注意：W5500的工作电压是3.3V，务必确保STM32的IO口也配置为3.3V电平输出，并设置为推挽输出模式以获得足够的驱动能力。

1.2 SPI初始化：超越HAL库的配置细节

大多数教程会教你用STM32CubeMX生成HAL库代码，这没问题，但要想通信稳定，必须理解背后的参数。W5500支持SPI模式0和模式3，我习惯使用模式0（CPOL=0, CPHA=0）。

用HAL库初始化SPI1的代码骨架如下，但关键在注释里：

SPI_HandleTypeDef hspi1;

void SPI1_Init(void) {
    hspi1.Instance = SPI1;
    hspi1.Init.Mode = SPI_MODE_MASTER;
    hspi1.Init.Direction = SPI_DIRECTION_2LINES; // 全双工
    hspi1.Init.DataSize = SPI_DATASIZE_8BIT;     // **必须是8位数据大小**
    hspi1.Init.CLKPolarity = SPI_POLARITY_LOW;   // CPOL = 0
    hspi1.Init.CLKPhase = SPI_PHASE_1EDGE;       // CPHA = 0
    hspi1.Init.NSS = SPI_NSS_SOFT;               // **软件控制NSS，至关重要！**
    hspi1.Init.BaudRatePrescaler = SPI_BAUDRATEPRESCALER_4; // 设置时钟分频，18MHz主频下SPI时钟约4.5MHz
    hspi1.Init.FirstBit = SPI_FIRSTBIT_MSB;      // **必须MSB先行，与W5500一致**
    hspi1.Init.TIMode = SPI_TIMODE_DISABLE;
    hspi1.Init.CRCCalculation = SPI_CRCCALCULATION_DISABLE;
    hspi1.Init.CRCPolynomial = 10;
    if (HAL_SPI_Init(&hspi1) != HAL_OK) {
        Error_Handler();
    }
}

几个核心配置解析：

软件NSS（SPI_NSS_SOFT）：硬件NSS在复杂时序控制时不够灵活。软件控制允许我们在传输前后手动拉低和拉高片选引脚（PA4），这是实现W5500特定帧结构的基础。
MSB先行（SPI_FIRSTBIT_MSB）：W5500的SPI通信严格遵循MSB到LSB的顺序，这里必须匹配。
时钟分频（BaudRatePrescaler）：W5500最高支持80MHz的SPI时钟。对于72MHz主频的STM32F103，分频设为4（18MHz）或2（36MHz）都是安全且高效的。初期调试可以先用较低速度（如分频8或16）确保通信正常，再逐步提高。

底层读写函数是驱动的基础。我们需要实现两个最基础的

标签