SAR ADC vs Sigma Delta ADC：如何根据项目需求选择最佳模数转换器？

SAR ADC与Sigma Delta ADC深度对比：工程师选型实战指南

在嵌入式系统与精密测量领域，模数转换器（ADC）的选择往往决定着整个设计的成败。面对市面上主流的SAR（逐次逼近型）和Sigma Delta（Σ-Δ）两种架构，工程师们常陷入"速度还是精度"的抉择困境。本文将打破传统对比框架，从芯片级工作原理到系统级设计考量，揭示两种ADC在真实工程场景中的表现差异。

1. 核心原理与架构差异

1.1 SAR ADC的时钟驱动哲学

SAR ADC的工作机制如同精密的二分法搜索。其核心组件比较器（Comparator）和数模转换器（DAC）构成闭环系统，每次时钟周期完成一次比特位的判定。以16位ADC为例：

// 典型SAR ADC控制逻辑伪代码
reg [15:0] sar_result = 0;
for (int i=15; i>=0; i--) {
    sar_result[i] = 1;          // 试探当前比特位
    dac_output = DAC(sar_result);
    if (comparator(vin, dac_output)) 
        sar_result[i] = 0;      // 撤销过冲比特
}

这种架构带来三个显著特征：

• 确定性时序：转换时间与分辨率成线性关系（N位需要N个时钟周期）
• 瞬时采样：依靠采样保持电路（SHA）冻结输入信号
• 电容阵列：通常占据芯片面积70%以上

1.2 Sigma Delta ADC的过采样艺术

Σ-Δ ADC采用完全不同的噪声整形技术，其核心由积分器、比较器和数字滤波器构成。1阶Σ-Δ调制器的数学模型可表示为：

y[n] = Q(x[n] - y[n-1]) + y[n-1]