FPGA ：内存设计和 BRAM 详解

原创已于 2026-05-06 15:35:06 修改 · 22 阅读

0 GEO检测

收录于

当前文章被以下社区和专栏收录：

于 2026-05-06 00:08:16 首次发布

基于FPGA的数字信号处理专栏收录该内容

63 篇文章 ¥29.90 ¥99.00

订阅专栏

超级会员免费看

FPGA ：内存设计和 BRAM 详解

1. FPGA 中的内存类型

1.1 内存分类

┌─────────────────────────────────────┐
│  FPGA 内存类型                      │
├─────────────────────────────────────┤
│                                     │
│  1. 分布式 RAM (LUT RAM)            │
│     • 由 LUT 组成                   │
│     • 容量小（几 KB）               │
│     • 速度快                        │
│     • 自动推断                      │
│                                     │
│  2. 块 RAM (BRAM)                   │
│     • 专用内存块                    │
│     • 容量大（几 MB）               │
│     • 速度快                        │
│     • 需要显式例化                  │
│                                     │
│  3. 外部 RAM (DDR)                  │
│     • 片外内存

标签

#fpga开发 #verilog #硬件架构

了解本专栏

订阅专栏解锁全文

超级会员免费看

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

m0_46644103詹湛

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
打赏
打赏
打赏举报

举报

专栏目录

订阅专栏

FPGA从入门到精通(8)-BRAM

Jasper灬兰的博客

01-24

1万+

所使用EDA软件：VIVADO2018.3 FPGA型号：xc7a35tcsg325-2 很久没写了，随便写一篇BRAM的吧。说到BRAM ，很多人都喜欢拿它来DRAM比较，两者都有啥优缺点，其实我也拿不准。不过一般来说，存储较大的数据时用BRAM，存储较小的数据时用DRAM。多大为大，多小为小，这个不用care。一句话，你能让时序跑过，功能没毛病的前提下，最后总体资源还OK就行了，不用纠结。 BRAM的一些概念，如单口（Single Port ，简称SP），简单双端口（SDP，Si..

FPGA的设计艺术（1）FPGA的硬件架构

Reborn Lee

03-06

9139

FPGA是一个很神奇的器件，工程师可以在上面做游戏或者说工程师每天都在上面做游戏，通过搭积木的方式，还能设计出精美绝伦，纷繁复杂，奇妙无比的电路，这使用器件搭建几乎是做不到的，因为太庞大！这种设计也只能在FPGA或者专用的IC中能够实现，IC只能定制，可是FPGA却可以反复使用，每一次都可以是不同的电路，因此，FPGA目前的应用十分广泛，在很多关键领域，也是香饽饽一样的存在。

参与评论您还未登录，请先登录后发表或查看评论

FPGA — BRAM学习笔记—读写操作

热门推荐

unique_ZRF的博客

10-20

2万+

FPGA、BRAM

ZYNQ PS及MicroBlaze访问FPGA端BRAM实战

一个早起的程序员

12-03

8734

一、背景 Xilinx Zynq和带MicroBlaze的FPGA都存在处理器端和FPGA端的概念，如果处理器的C代码要和FPGA通讯，则有以下几种方式，我们今天来讲怎么让ZYNQ PS及MicroBlaze对FPGA端BRAM进行访问：（1）GPIO （2）AXI （3）DDR3 （4）BRAM （5）等等... 二、BRAM是什么？（1）Block RAM：Block RAM是PL部分的存储器阵列，为了与DRAM（分布式RAM）区分开，所以叫块RAM。ZYNQ的每一个BRAM 3..

Xinlinx FPGA内的存储器BRAM全解

qq_43433724的博客

04-23

1万+

Xilinx 7系列fpga中的块RAM存储高达36 Kb的数据，可以配置为两个独立的18 Kb BRAM或一个36 Kb RAM。每个36Kb块RAM也可以配置成深度×宽度为64K × 1(当与相邻的36KB块RAM级联时)、32K × 1、16K × 2、8K × 4、4K × 9、2K × 18、1K × 36或512 × 72的简单双端口模式。每个18Kb块RAM可以配置成深度×宽度为16K × 1、8K × 2、4K × 4、2K × 9、1K × 18或512 × 36的简单双端口模式。

FPGA逻辑资源评估之BRAM（以Xilinx为例）

wkonghua的博客

07-20

5030

BRAM逻辑资源评估

[FPGA IP系列] 2分钟了解FPGA中的BRAM

mengzaishenqiu的博客

08-13

3414

FPGA设计中，BRAM是一项非常关键的内置存储资源，FPGA开发需要熟练使用BRAM，今天再复习一下BRAM的知识，包括BRAM的定义、组成、应用等等。

BRAM在无线基站FPGA设计中的应用：项目应用解析

weixin_42601134的博客

01-11

880

深入探讨BRAM在无线基站FPGA架构中的实际应用，分析其如何提升数据缓存效率与系统性能，结合项目案例揭示bram的优化策略与设计考量。

从零构建FPGA内存初始化：COE文件生成与BRAM配置全流程解析

weixin_29164091的博客

02-09

603

本文详细解析了FPGA开发中从COE文件生成到BRAM配置的完整流程，涵盖COE文件格式、动态生成方法、Vivado BRAM IP核配置技巧及验证策略。特别介绍了如何利用Python等工具高效生成COE文件，并深入探讨BRAM的高级配置选项与性能优化技巧，为FPGA开发者提供全面的内存初始化解决方案。

HLS设计与Block Memory Generator+AXI BRAM Controller比较

kanhao100的博客

03-27

1281

Block Memory Generator是一个用于创建和配置FPGA内部块RAM的IP核。它能够生成具有可定制大小和特性的存储器块，以满足特定应用的需求。设计者可以通过Vivado的GUI或编写脚本来定制内存的参数。

FPGA基础 -- BRAM简介

sz66cm 学习随笔

06-17

1714

摘要： BRAM（Block RAM）是FPGA芯片内置的大容量专用存储器，适用于图像缓存、FIFO等需要大量存储的场景。与普通寄存器（reg）相比，BRAM容量更大、功耗更低，但需严格遵循同步读写时序（如时钟上升沿触发）。关键实现方法：语法：定义数组（如reg [7:0] memory [0:1023]）；时序：用always @(posedge clk)同步读写。综合工具（Vivado/Quartus）会自动识别此类代码为BRAM，并通过日志或RTL视图确认。示例代码展示了8位1024深度的BRA

通过BRAM提升通信延迟性能：操作指南详解

weixin_42451850的博客

12-22

756

深入解析如何通过bram实现高效数据缓存与传输，显著降低系统通信延迟。结合典型应用场景，展示bram在FPGA设计中的关键作用与调优技巧。

Vivado IP核调用——BRAM

m0_52622121的博客

12-27

3808

FPGA中BRAM的功能时序及其调用

Xilinx BRAM IP介绍

qq_40268672的博客

04-30

5655

BRAM IP核介绍BRAM简介BRAM类型三种读写模式写优先读优先No change总线支持输出寄存 BRAM简介 BRAM，即Block RAM，是FPGA中一种重要的存储资源，另一种常见的存储资源是DRAM(Distributed RAM)，Distributed RAM 经过综合工具综合，通过多级 LUT 查找表资源级联实现，因此会消耗较多的逻辑资源。而是BRAM是FPGA 厂商在逻辑资源之外，给 FPGA 加入的专用 RAM 块资源。相比分布式 RAM，BRAM 块内部以及与逻辑资源之间经过特意

Xilinx FPGA BRAM使用方法

qudunan6468的博客

06-29

4464

FPGA BRAM使用模式方法

低功耗设计中BRAM的应用：实战案例分享

weixin_28895791的博客

12-27

755

通过实际案例探讨BRAM如何有效降低系统功耗，展现其在资源优化与能效提升中的关键作用，深入剖析BRAM配置技巧与应用场景。

应用层与FPGA板子交互数据(DMA控制器回调数据+bram共享内存读)

深之JohnChen的专栏

02-23

954

这个场景通常发生在带有硬核或软核处理器（如ARM Cortex-A/M， MicroBlaze, RISC-V）的SoC FPGA系统中，例如Xilinx Zynq/MPSOC或Intel Cyclone V/10 SoC。目标：实现FPGA逻辑（PL侧）与处理器（PS侧）之间的大批量、高速、低开销数据交换。核心组件DMA控制器：负责在外部内存（如DDR）和FPGA内部的BRAM之间搬运数据，无需CPU参与，极大解放CPU资源。BRAM共享内存：作为FPGA逻辑和处理器之间的“邮箱”或“共享缓冲区”

BRAM在FPGA原型验证中的作用：全面讲解

weixin_36204513的博客

12-29

344

深入探讨BRAM如何在FPGA原型验证中提升存储效率与系统性能，结合bram的灵活配置特性，优化数据缓存与实时处理能力，是构建高效验证平台的核心资源之一。

ZYNQ 使用AXI_BRAM实现PS与PL 数据交互数据交互

wangjie36的博客

09-14

1万+

有时CPU需要与PL进行小批量的数据交换，可以通过Block RAM实现。通过Zynq 的GP Master 接口读写PL端的 BRAM，实现PS与PL的交互。加入自定义的 FPGA 程序，并利用 AXI4 总线进行配置，通知何时读写 BRAM。CPU通过 AXI BRAM Controller 读取 BRAM 数据，CPU 仅配置自定义的 PL BRAM Controller 的寄存器，不通过它读写数将BRAM与socket进行联合使用，将电脑的数据发到PS端，PS端放在PL端，PL端再发给PS端，P据。

信号处理名词解释