从状态机视角：FPGA实现IIC协议的状态跃迁艺术与EEPROM数据对话

原创

于 2026-02-08 15:26:33 发布 · 727 阅读

从状态机视角：FPGA实现IIC协议的状态跃迁艺术与EEPROM数据对话

在数字逻辑设计的世界里，有限状态机（FSM）如同一位精准的指挥家，掌控着硬件行为的每一个节拍。当FPGA遇见IIC协议，这种精密的时序控制变得尤为关键。本文将以状态机的独特视角，带你深入探索FPGA实现IIC协议的核心机制，展现硬件描述语言与24LC04B EEPROM之间优雅的数据对话。

对于FPGA开发者而言，理解状态机在协议实现中的核心作用至关重要。IIC协议的本质是一系列严格时序的状态转换：起始条件、地址传输、数据读写、应答确认和停止条件。每个状态转变都需要精确的时钟控制和数据线管理，这正是状态机设计能够完美胜任的任务。

1. IIC协议核心机制与状态机映射

IIC（Inter-Integrated Circuit）总线是一种简单却强大的双向二线制串行通信协议，由SDA（数据线）和SCL（时钟线）构成。其通信过程可以自然地映射到状态机的各个状态：

总线空闲状态：SCL和SDA均保持高电平，等待通信起始 起始条件：SCL为高电平时，SDA从高向低跳变 数据传输：SCL高电平期间SDA保持稳定，低电平时允许变化 应答信号：每字节传输后接收方产生的确认信号 停止条件：SCL为高电平时，SDA从低向高跳变

在FPGA实现中，我们需要将这些状态转换为明确的状态机设计。以下是一个典型的状态定义：

localparam IDLE    = 7'b0000001,  // 空闲状态
           START   = 7'b0000010,  // 起始位
           WR_DATA = 7'b0000100,  // 写数据状态
           RD_DATA = 7'b0001000,  // 读数据状态  
           R_ACK   = 7'b0010000,  // 接收应答
           T_ACK   = 7'b0100000,  // 发送应答
           STOP    = 7'b1000000;  // 停止位

这种状态编码采用独热码（One-Hot Encoding），在FPGA中具有更好的时序性能和简化组合逻辑的优点。