FPGA安全实战:从零构建AES侧信道攻击实验平台
在物联网设备爆炸式增长的今天,硬件安全已成为守护数字世界的最后一道防线。作为硬件安全研究的核心工具,侧信道分析技术通过捕捉设备运行时的物理泄漏(如功耗、电磁辐射),能够绕过传统加密防护,直接提取密钥信息。本文将带您使用ChipWhisperer和Artix-7 FPGA搭建完整的攻击实验环境,从Verilog代码修改到密钥提取全流程实战。
1. 实验环境搭建与硬件配置
1.1 硬件选型与连接
CW305开发板搭载Xilinx Artix-7 XC7A35T FPGA芯片,这款中端FPGA具备:
- 33,280个逻辑单元
- 1,800 Kb块RAM
- 90个DSP切片
- 最大400 MHz时钟频率
关键连接步骤:
- 使用USB Type-C线连接开发板与主机
- 将20针接口与ChipWhisperer捕获板相连
- 接通12V直流电源前确认跳线帽设置:
- JP1设置为USB供电模式
- JP2选择外部时钟输入
注意:首次使用时需安装FTDI驱动,Windows设备管理器中出现"USB Serial Converter"表示连接成功
1.2 软件工具链准备
开发环境需要以下组件协同工作:
| 工具名称 | 版本要求 | 功能描述 |
|---|---|---|
| Vivado | 2020.1+ | FPGA比特流生成 |
| ChipWhisperer | 5.5+< |

313

被折叠的 条评论
为什么被折叠?



