Verilog进阶：整数常量位宽与符号性的实战解析

1. Verilog整数常量基础概念

在Verilog中，整数常量是数字电路设计的基础构建块。它们用于表示固定值，可以直接在代码中使用。整数常量有两种主要表现形式，每种形式都有其独特的语法规则和应用场景。

第一种表现形式是最简单的十进制数表示法。这种形式下，数字由0到9的数字序列组成，可以选择性地在前面加上加号(+)或减号(-)一元运算符。例如：

8, 12, 15, -5, -9, -11

这种形式的整数常量默认被视为有符号整数，其位宽至少为32位（与integer类型相同）。在实际硬件实现中，这意味着即使你只写了一个简单的数字如"8"，它也会被扩展为32位表示。

第二种表现形式则更为复杂和强大，它允许你精确控制常量的位宽、基数和符号性。这种形式由最多三个部分组成：

1. 可选的位宽常数
2. 基数字符前的单引号（必须存在）
3. 表示数字值的数字序列

例如：

8'hFF  // 8位宽的十六进制数FF
16'b1010_1100_1101_1111  // 16位宽二进制数，使用下划线提高可读性

2. 整数常量的位宽规则

2.1 位宽的指定与默认值

在Verilog中，位宽决定了常量在硬件中实际占用的比特数。对于第一种简单十进制形式，位宽默认为至少32位（与integer类型相同）。而在第二种形式中，位宽可以通过显式指定来控制。

位宽常量的语法规则：

• 必须是非零的无符号十进制数
• 表示该常量将占用多少位二进制位
• 如果未指定，则默认至少32位

例如：

8'b10101010  // 明确指定8位宽
'hFF  // 未指定位宽，默认至少32位