CRC码的FPGA实现

最新推荐文章于 2026-04-19 09:26:13 发布
原创 最新推荐文章于 2026-04-19 09:26:13 发布 · 3.3k 阅读 · 24 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
收录于
FPGA无线通信

当前文章被收录于：

FPGA无线通信
4 篇文章 7 人学习
订阅专栏 查看详情
本文附上CRC算法基本原理，方便后期学习查看。指出参考书籍《基于FPGA的嵌入式开发与应用》存在印刷错误，如G(x)二进制表示有误。还介绍了CRC16的FPGA实现，包括采用标准CRC - 16生成多项式的Verilog代码及modelsim仿真。

 

前言

本文暂时先附上CRC算法的基本原理，方便自己后期的学习查看。

本文参考《基于FPGA的嵌入式开发与应用》徐光辉，此书中含有较多的印刷错误。

 

CRC

下图4-7存在印刷错误。 

 

在下图中，G(x)的二进制bit串中多了一个0（印刷错误），十六进制表示是正确的。

正确表示为：G(x)=1_0001_0000_0010_0001(B)=11021(H).

 

CRC16的FPGA实现

1、Verilog代码

下面Verilog中采用的生成多项式是，上表4-2中标准的CRC码生成多项式CRC-16

2、modelsim仿真

 

 

 

>>点击此处返回导航页<<

 

参考文献

1、PushmentCRC校验算法的Verilog实现
2、徐光辉《基于FPGA的嵌入式开发与应用》
3、Payshent CRC校验算法
4、persistence_s CRC校验
5、ssl2009   闲话CRC32校验
6、xiaogugood 我学习CRC32、CRC16、CRC原理和算法的总结（与WINRAR结果一致）
7、请叫我小怪物 CRC _Generator _32_8
  
  

 

 

 

 

 

循环冗余码CRC（7,4)码的 verilog HDL实现
01-14
用verilog编程，用四位的对象inf保存输入的信息数据，四位的对象gx保存输入的生成多项式，七位的reg类型的对象outcrc保存要输出的crc码，四位的reg类型的对象temp保存再次模二除的被除数。
CRC_16校验的FPGA实现
11-04
基于字节的CRC校验实现，经modelsim仿真验证。CRC校验又称（n,k）码，n为码长，k为信息为，r=n-k为校验位。 校验采用模2运算： 加法不考虑进位，减法不考虑借位，即运算结果为亦或关系。而对于除法，商由余数首位与除数首位的模2除法运算结果确定（0/1=0,1/1=1）。在接收端，可有两种方式检验传输是否发生错误：
十六、基于FPGA的CRC校验设计实现
weixin_41838250的博客
02-14 4469
基于FPGA的CRC校验循环冗余校验
3级流水线11位-4位CRC循环冗余校验码生成器Verilog
qq_43650722的博客
05-04 1060
循环冗余校验 循环冗余校验（英语：Cyclic redundancy check，通称“CRC”）是一种根据网上数据包或计算机文件等数据产生简短固定位数校验码的一种散列函数，主要用来检测或校验数据传输或者保存后可能出现的错误。生成的数字在传输或者存储之前计算出来并且附加到数据后面，然后接收方进行检验确定数据是否发生变化。一般来说，循环冗余校验的值都是32位的整数。由于本函数易于用二进制的计算机硬件使用、容易进行数学分析并且尤其善于检测传输通道干扰引起的错误，因此获得广泛应用。此方法是由W. Wesley P
FPGA 实现CRC_16(ModbusRTU)
weixin_39055614的博客
04-07 3977
根据C语言的查表方式实现的，我只是把他用FPGA翻译了一下。 首先贴上C语言查表实现CRC16的源码 /* CRC 高位字节值表 */ const static unsigned char auchCRCHi[] = { 0x00, 0xC1, 0x81, 0x40, 0x01, 0xC0, 0x80, 0x41, 0x01, 0xC0, 0x80, 0x41, 0x00, 0xC1, 0x81...
FPGA实现CRC_16（含串行和并行）
Doreen的博客
11-21 9157
介绍了基于FPGA实现串行、并行CRC的逻辑，并提供了生成CRC Verilog语言的生成器网站和CRC计算网站，供小伙伴们参考使用！
FPGA 20个例程篇：11.USB2.0接收并回复CRC16位校验
wandou0511的博客
08-08 9626
如图9所示是FT232HL芯片在FT245 FIFO模式下的引脚定义，其中ADBUS[7:0]即为输入输出总线，对于FPGA端来说CLKOUT、RXF#、TXE#均为输入引脚，其他的RD#、WR#、SIWU#、OE#均为输出引脚，我们对照芯片手册来看下这些引脚的功能，先大致有个了解，再对照芯片手册的读写逻辑进行代码还原，实际上正如模式名所述，在这种模式下对于FPGA端也如同控制FIFO一样，即可完成对USB2.0的读写操作。4. TXE#：当其为高电平时，表示不能从FIFO中写入数据。......
CRC码的FPGA实现之一CRC的原理
wjianwei666的专栏
05-28 1236
CRC校验码的基本思想是利用线性编码理论，在发送端根据要传送的k位二进制码序列，以一定的规则产生一个校验用的监督码（既CRC码）r位，并附在信息后边，构成一个新的二进制码序列数共(k+ r)位，最后发送出去。在数据存储和数据通讯领域，CRC无处不在:著名的通讯协议X.25的FCS(帧检错序列)采用的是CRC. CCITT，ARJ、LHA等压缩工具软件采用的是CRC32，磁盘驱动器的读写采用了CRC16，通用的图像存储格式GIF、TIFF等也都用CRC作为检错手段。生成多项式的最高位与最低位必须是1。
32位crc校验码程序_CRC码的FPGA实现之一CRC的原理
weixin_39534208的博客
12-28 1196
欢迎FPGA工程师加入官方微信技术群点击蓝字关注我们FPGA之家-中国最好最大的FPGA纯工程师社群实验目的学习用FPGA设计一个数据通信中常用的数据检错模块——循环冗余检验CRC模块，熟悉理解CRC的检错原理。实验原理循环冗余检验(CRC)算法原理(一)基本原理循环冗余检验(CyclicRedundancyCheck)，是一种纠错能力很强，使用非常广泛的数据传输差错检错方法，是在串...
CRC原理以及PFGA的实现
xinxiangwanji的专栏
03-12 694
1、CRC的概述及原理 CRC即Cyclic Redundancy Check，循环冗余校验，是一种数字通信中的常用信道编码技术。其特征是信息段和校验字段的长度可以任意选定。 CRC码是由两部分组成的，前部分是信息码，就是需要校验的信息，后部分是校验码，如果CRC码长共n bit，信息码长k bit，就称为(n,k)码，剩余的r bit即为校验位。如：(7,3)码：1101001，前三位110为信息码，1001为校验码。 >>循环冗余校验码（CRC）的...
基于matlab的crc编码与译码,CRC校验码的MATLAB和FPGA实现+源程序.doc
weixin_32008105的博客
03-22 1267
CRC校验码的MATLAB和FPGA实现源程序CRC校验码的MATLAB和FPGA实现+源程序摘要：本设计首先介绍了CRC校验码工作的基本原理和生成原理，并利用Matlab软件对其进行了程序编程和编译仿真。重点分析了CRC校验码的FPGA具体实现方案，将硬件电路设计分成了两部分：一部分是CRC校验码的生成校验模块，另一部分是CRC校验码的显示模块。并在此基础上基于FPGA用VHDL语言进行了程序设...
基于FPGA 的CRC校验码生成器
01-28 2506
基于FPGA 的CRC校验码生成器 今天给大侠带来基于FPGA的CRC校验码生成器，话不多说，上货。 1、概述 CRC即Cyclic Redundancy Check，循环冗余校验，是一种数字通信中的常用信道编码技术。其特征是信息段和校验字段的长度可以任意选定。 2、CRC校验的基本原理 CRC码是由两部分组成的，前部分是信息码，就是需要校验的信息，后部分是校验码，如果CRC码长共n bit，信息码长k bit，就称为(n,k)码，剩余的r bit即为校验位。如：(7,3)码：110 ..
基于FPGA（Verilog）的CRC16校验码的原理与计算（附带例程）
热门推荐
qq_24096023的博客
06-11 1万+
什么是CRC校验 循环校验码（CRC码）：是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。 这个校验方式的根本思想是在发送数据的后面拼接上一些额外的数据位，使得这个拼接之后的数据可以被一个固定的数模2整除（这里的模2整除是一种区别于普通的除法的运算方法，也不难理解），之后将数据发送……接收端同样将整个拼接后的数据与之前确定的固定的数据做模2除法，若能...
CRC校验——原理及实现
Arist.
06-14 4353
0.CRC校验概述 CRC（Cyclic Redundancy Check），循环冗余校验，是数字通讯中常用的信道编码级数。其特征是信息段和校验字段的长度可以任意选定。 冗余就是说余数循环。总长为N，信息码长K，则称（N,K）码。 1.CRC基本原理 增加冗余码规则。增加冗余码（校验位）后的数量码共N位，包括有效信息（k位），校验信息（r位），则应该满足下列关系：N=k+r <= 2^r-1。 即 r位的校验位最多可以表示2 ^ r 种情况，排除掉正确的情况（即上面的-1），剩下的 2 ^ r
别再死记硬背了！用FPGA手把手教你理解CRC、8b/10b和扰码的底层联系
最新发布
weixin_28744613的博客
04-19 195
本文通过FPGA实战演示，深入解析CRC、8b/10b编码和扰码技术的协同设计原理。以Xilinx Artix-7开发板为例，展示Verilog代码实现和SignalTap波形分析，揭示这些技术如何保障数据完整性和传输稳定性，特别适用于千兆以太网和SerDes链路设计。
5G NR中的Polar Code实战：如何用SCL解码提升CRC校验成功率（附Python示例）
weixin_42706667的博客
04-11 301
本文深入探讨了5G NR中Polar Code的SCL解码技术，通过列表解码显著提升CRC校验成功率。详细解析了SCL解码的Python实现框架，包括路径管理、剪枝机制及性能优化技巧，并提供了实测数据与行业应用案例，帮助开发者优化5G通信系统的可靠性。
别再死记硬背了！用FPGA手把手带你理解CRC、8b/10b与扰码的底层联系
weixin_30879169的博客
04-01 431
本文通过FPGA实战演示，深入解析CRC、8b/10b编码与扰码技术在数字通信中的协同作用。从数据完整性校验到时钟恢复，揭示这些技术如何共同解决直流平衡和信号传输问题，并通过硬件实现展示其高效性能。适合硬件工程师和通信技术爱好者深入学习。
CRC ,8b/10b,64b/66b,扰码，时钟恢复CDR
gaoxcv的博客
07-28 2123
CRC ,8b/10b,64b/66b,扰码，时钟恢复CDR
FPGA - 以太网UDP通信（三）：MAC层设计与CRC校验实战
k9l0m1的博客
02-06 208
本文详细解析了FPGA以太网UDP通信中MAC层设计与CRC校验的实战要点。重点介绍了MAC层帧结构、跨时钟域处理方案、CRC32硬件并行实现及状态机设计，通过Verilog代码示例和调试技巧，帮助开发者提升数据传输的可靠性和系统稳定性。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值