基于ISE的QDR IP核调用与硬件自检

平台：ISE（IP核用法同VIVADO）
语言：VHDL（Verilog用法类似）
FPGA型号：V6-315T,ffg1156-1
QDR型号：GS8342D08GE-300I（类似）

XILINX的IP核可以直接生成工程模板，不同于vivado直接对ip核open example project，ISE要生成工程模板需要在core generator里调用IP核。

第一步，打开core generator。

第二步，新建工程。根据实际情况选芯片、语言，其余默认。


第三步，搜mig核（qdr、ddr都是这个），进入IP核配置界面。

第四步，IP配置。
第一页，看基本信息对不对。

第二页，Name那儿是你的IP核名字，Number那儿是qdr数量（根据实际情况选，通常一片qdr作为一个控制器，如果是两片qdr级联使用也算作一个控制器）。