Modelsim使用网表+标准延时文件做后仿真时，查看多个触发器组合的值

原创

已于 2023-04-19 22:17:27 修改 · 1.4k 阅读

于 2023-02-17 10:54:12 首次发布

本文介绍了两种方法在Modelsim中查看和管理设计内部的信号。方法一涉及分析综合后的.v网表文件，通过找到未被优化的信号来观察信号变化。在时序仿真后，保存波形并编辑.do文件，将所需信号添加到tb文件中进行打印。方法二通过仿真波形界面，直接在“Instance”窗口添加和组合信号。这两种方法有助于理解和调试复杂的数字逻辑设计。

方法一：在tb中查看内部信号的方法

1、使用综合工具得到的.v网表文件依然保持层次化的结构，但是综合工具会将其中的某些信号优化掉。不管工具怎么优化，综合后的网表依然具有和rtl代码相同的功能（如果rtl代码符合规范），我们不必在波形窗口中添加哪些被优化掉的信号，可以根据数据流找到与它相关的未被优化的信号，例如在时序电路中，在赋值语句的左侧的信号是一定不会被优化的。如下图是被综合后的一部分网表，实例化模块名为U5ad_cj。为了在tb中查看start_cnt[7]_net_1、start_cnt[6]_net_1、start_cnt[5]_net_1、start_cnt[4]_net_1、start_cnt[3]_net_1、start_cnt[2]_net_1、start_cnt[1]_net_1、start_cnt[0]_net_1，start_cnt[7:0]会被综合成8比特的寄存器（由8个独立的触发器组成），其中start_cnt[7]_net_1、start_cnt[6]_net_1、start_cnt[5]_net_1、start_cnt[4]_net_1、start_cnt[3]_net_1、start_cnt[2]_net_1、start_cnt[1]_net_1、start_cnt[0]_net_1分别表示与8个独立触发器的连线，通过这些连线与其他模块进行互联。

        \U5ad_cj/start_cnt[7]_net_1 , \U5ad_cj/cnt_RNIMU8H[0]_net_1 , 
        \U5ad_cj/cnt_RNIDNK8[2]_net_1 , \U5ad_cj/cnt_n4 , 
        \U5ad_cj/N_11_1 , \U5ad_cj/start_cnt_3[7] , 
        \U5ad_cj/ACT_LT3_E[4] , \U5ad_cj/cj_sp_cnt_m[7]_net_1 , 
        \U5ad_cj/ACT_LT3_E_1[5] , \U5ad_cj/ACT_LT3_E[3] , 
        \U5ad_cj/ACT_LT3_E[0] , \U5ad_cj/cj_sp_cnt_m_RNI46F1[5]_net_1 , 
        \U5ad_cj/cj_sp_cnt_m_RNI6EF1[6]_net_1 , \U5ad_cj/N_11_0 , 
        \U5ad_cj/N_17_2 , \U5ad_cj/N_14_1 , \U5ad_cj/N_13_1 , 
        \U5ad_cj/DWACT_COMP0_E_1[1] , 
        \U5ad_cj/DWACT_BL_EQUAL_0_E_1[2] , 
        \U5ad_cj/DWACT_BL_EQUAL_0_E_1[0] , \U5ad_cj/start_cnt_3[0] , 
        \U5ad_cj/N_4 , \U5ad_cj/ACT_LT3_E

标签

#fpga开发