一、SV数据类型

原创已于 2025-03-03 09:59:06 修改 · 1k 阅读

16 ·

本内容遵循CC 4.0 BY-SA版权协议

GEO检测

收录于

#SV

system verilog

于 2025-02-20 13:39:30 首次发布

SystemVerilog 是一种硬件描述和验证语言，扩展了 Verilog 的功能，特别是在数据类型方面提供了更丰富的支持。以下是 SystemVerilog 中主要数据类型的总结：

1. 基本数据类型

SystemVerilog 继承了 Verilog 的基本数据类型，并引入了新的数据类型。

（1）四态数据类型

logic：
- 四态数据类型，可以表示 0、1、X（未知）和 Z（高阻）。
- 用于替代 reg 和 wire，简化设计。
- 示例：
  
  systemverilog
  
  复制
```
logic [7:0] data; // 8 位四态数据
```
reg：
- 四态数据类型，通常用于过程赋值（Procedural Assignment）。
- 示例：
  
  systemverilog
  
  复制
```
reg [3:0] counter; // 4 位寄存器
```
wire：
- 四态数据类型，通常用于连续赋值（Continuous Assignment）。
- 示例：
  
  systemverilog
  
  复制
```
wire [15:0] bus; // 16 位总线
```

（2）二态数据类型

bit：
- 二态数据类型，只能表示 0 和 1。
- 示例：
  
  systemverilog
  
  复制
```
bit flag; // 1 位二态数据
```
byte：
- 8 位二态数据类型。
- 示例：
  
  systemverilog
  
  复制
```
byte data_byte; // 8 位数据
```
shortint：
- 16 位二态有符号整数。
- 示例：
  
  systemverilog
  
  复制
```
shortint value; // 16 位有符号整数
```
int：
- 32 位二态有符号整数。
- 示例：
  
  systemverilog
  
  复制
```
int counter; // 32 位有符号整数
```
longint：
- 64 位二态有符号整数。
- 示例：
  
  systemverilog
  
  复制
```
longint big_value; // 64 位有符号整数
```
integer：
- 32 位四态有符号整数（Verilog 遗留类型）。
- 示例：
  
  systemverilog
  
  复制
```
integer index; // 32 位四态有符号整数
```

2. 复合数据类型

SystemVerilog 提供了多种复合数据类型，用于描述复杂的数据结构。

（1）数组

静态数组：
- 固定大小的数组。
- 示例：
  
  systemverilog
  
  复制
```
logic [7:0] mem [0:255]; // 256 个 8 位元素的数组
```

动态数组：

大小可以在运行时动态调整。

示例：

systemverilog

复制

int dyn_array[]; // 动态数组
initial begin
    dyn_array = new[10]; // 分配 10 个元素
end

关联数组：

使用键值对存储数据。

示例：

systemverilog

复制

int assoc_array[string]; // 键为字符串，值为整数
initial begin
    assoc_array["key1"] = 42;
end

队列：
- 类似于动态数组，但支持高效的插入和删除操作。
- 示例：
  
  systemverilog
  
  复制
```
int queue[$]; // 整数队列
initial begin
    queue.push_back(10); // 插入元素
end
```

（2）结构体（Struct）

用于将多个变量组合成一个复合数据类型。

示例：

systemverilog

复制

struct {
    logic [7:0] addr;
    logic [15:0] data;
} packet;

（3）联合体（Union）

允许多个变量共享同一块内存空间。

示例：

systemverilog

复制

union {
    logic [31:0] word;
    logic [7:0] bytes[4];
} data;

3. 枚举类型

用于定义一组命名的常量值。

示例：

systemverilog

复制

typedef enum {RED, GREEN, BLUE} color_t;
color_t pixel_color;
initial begin
    pixel_color = GREEN;
end

4. 字符串类型

string：
- 用于存储和操作字符串。
- 示例：
  
  systemverilog
  
  复制
```
string message = "Hello, World!";
```

5. 用户定义类型

typedef：
- 用于定义新的数据类型。
- 示例：
  
  systemverilog
  
  复制
```
typedef logic [15:0] word_t;
word_t data_word;
```

6. 特殊数据类型

event：

用于同步进程。

示例：

systemverilog

复制

event trigger;
initial begin
    -> trigger; // 触发事件
end

chandle：
- 用于与 C/C++ 代码交互。
- 示例：
  
  systemverilog
  
  复制
```
chandle c_ptr;
```

7. 类型转换

静态转换：
- 使用 '() 操作符。
- 示例：
  
  systemverilog
  
  复制
```
int a = 10;
real b = real'(a); // 将整数转换为实数
```
动态转换：
- 使用 $cast 函数。
- 示例：
  
  systemverilog
  
  复制
```
int a = 10;
shortint b;
$cast(b, a); // 动态转换
```