Vivado 错误代码 [USF-XSim-62] [XSIM 43-4316] 解决思路

浅浅记录一下这个小问题

目录

说明

问题描述

问题解决

什么原因？

说明

VIVADO IDE ：2018.3

操作系统：WIN 10

FPGA芯片系列：Virtex-7 (xc7vx690tffg1761-2)

问题描述

姑且把这个问题称为离奇案件，昨天晚上我还是可以正常执行功能仿真，今天一大早过来，跑仿真就老是报这个错误：

[USF-XSim-62] 'compile' step failed with error(s). Please check the Tcl console output or 'E:/MY_PROJECT/RADAR/PCIE_12_CHAN/PCIE_12CHAN_64RCV/PCIE_12CHAN_64RCV.sim/sim_1/behav/xsim/xvhdl.log' file for more information.

然后查看对应的 xvhdl.log 文件，发现：

ERROR: [XSIM 43-4316] Can not find file: /sim_1/ip/FIFO_DUALCLOCK/hdl/blk_mem_gen_v8_4_vhsyn_rfs.vhd