FPGA学习（二）—— 三八译码器

原创

已于 2025-03-03 22:55:44 修改 · 2.9k 阅读

收录于

当前文章被以下社区和专栏收录：

于 2025-03-03 22:53:39 首次发布

FPGA学习（二）—— 三八译码器

文章目录

FPGA学习（二）—— 三八译码器

一、三八译码器原理

1、三八译码器的真值表

输入 A	输入 B	输入 C	输出 Y0	输出 Y1	输出 Y2	输出 Y3	输出 Y4	输出 Y5
0	0	0	1	0	0	0	0	0
0	0	1	0	1	0	0	0	0
0	1	0	0	0	1	0	0	0
0	1	1	0	0	0	1	0	0
1	0	0	0	0	0	0	1	0
1	0	1	0	0	0	0	0	1

标签

#fpga开发 #学习

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

Sunrise黎

关注关注

10
点赞
踩
11

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

verilog入门-38译码器

fan5629153的博客

05-04

2万+

一、组合逻辑电路与时序逻辑电路组合逻辑电路：任意时刻的输出仅仅由该时刻的输入决定，与电路当前的状态无关。时序逻辑电路：任意时刻的输出不仅由该时刻的输入决定，还与电路当前的状态有关。二、38译码器的工作原理表①、38译码器真值表 3种输入状态翻译成8种输出状态。三、Verilog代码实现源码： module decoder_38 ( a,b,c,data ); input wire a; input wire b; input wire c; output reg

FPGA_38译码器

安赫' 的博客

12-19

4799

FPGA学习之路——38译码器

参与评论您还未登录，请先登录后发表或查看评论

38译码器与数码管驱动：从原理图到代码实现

最新发布

weixin_28738397的博客

04-12

438

本文详细介绍了38译码器与数码管驱动的原理与实现方法，从硬件选型、电路图设计到代码实现，提供了全面的技术指导。通过38译码器（如74LS138）的应用，可有效减少单片机IO口占用，优化数码管驱动方案。文章还分享了调试排错经验与性能优化技巧，适合电子设计爱好者与工程师参考。

Verilog 38译码器

lcx123_的博客

05-31

1万+

3-8译码器

38译码器

qq_52548731的博客

07-15

1万+

verilog实现38译码器

三八译码器：原理与应用

TOM0078的博客

02-05

1万+

三八译码器的原理与应用

FPGA学习笔记（一）——二选一多路器、三八译码器、时序逻辑、位操作

weixin_45719141的博客

05-01

1347

本学习笔记主要参考小梅哥B站教学视频，网址如下: https://www.bilibili.com/video/BV1va411c7Dz?p=1

FPGA学习日记（第二天）

m0_64694470的博客

08-07

274

（2）、数的一个表示，例如：3'b001，表示三位长，二进制数，001，4'd5，位长以数转换为二进制决定，b表示二进制，o表示八进制，d表示十进制，h表示十六进制。2、小梅哥以二选一多路器为例，讲解了一下FPGA的设计开发流程，加深对其中的理解，印象比较深刻的是，调试代码一定要去编写，这与之前其他语言的学习有所不同。（1）、{a,b,c}，拼接运算符，将三个数进行拼接，结果为abc，不仅可以为信号，还可以为数。3、练习三八译码器，功能，简单来说，三个输入，一个输出，再次复习FPGA设计开发流程。

FPGA之三八译码器

Jiang_YW的博客

04-22

1万+

FPGA之三八译码器 一听到三八译码器这个东西可能会感觉有点熟悉，其实在STC89C51系列单片机中，里面就有一个三八译码器，就是一开始的流水灯程序，LED0-7这八个LED！但是怎么在FPGA中实现三八译码器呢？其实很简单。 1、创建好工程，像上一篇文章那样，我就不多说了，忘记的同学可以到下面这个网址查看， https://blog.csdn.net/Jiang_YW/article...

从零开始的FPGA学习（2）（用三八译码器实现一位全加器）

weixin_45329944的博客

03-29

1万+

从零开始的FPGA学习（2）第二个任务：用三八译码器实现一位全加器基础任务和提高任务三八译码器源文件三八译码器仿真拓展任务（含封装IP核）IP核封装一位全加器源文件一位全加器仿真最终实现第二个任务：用三八译码器实现一位全加器基础任务和提高任务 (1）基础任务:设计一个带有使能端的三八译码器，要求使能端输入由三个，一个高电平输入有效，两个低电平输入有效，输入端是高电平输入有效，输出端是低电平输出有效，即74LS138，拨码开关作为输入，发光二极管作为输出。 (2）提高任务:在基础任务的基础上，输出用一位

FPGA组合逻辑训练-三八译码器

sinat_41653350的博客

03-12

5493

实验原理：在数字电路中可以根据电路功能的不同分为，组合逻辑电路与时序逻辑电路。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。而时序逻辑从电路特征上看来，其特点为任意时刻的输出不仅取决于该时刻的输入，而且还和电路原来的状态有关。组合逻辑电路在电路结构上，不涉及对信号跳变沿的处理，无存储电路，也没有反馈电路，通常可以通过真值表的形式表达出来。时序...

FPGA学习（一）——verilog实现四位全加器和三八译码器

Pijiojio的博客

03-01

1981

1位数码管：数码管等效电路（共阳极和共阴极）：以共阴极七段数码管为例，假设我们需要b,c亮，我们只需要给b，c接低电平，其他接高电平就可。

【FPGA】——verilog实现四位全加器和三八译码器

2201_75518371的博客

03-03

2594

此次FPGA的实验受益颇多，更进一步了解了四位全加器和三八译码器的原理以及verilog代码的编写。

【FPGA】三八译码器——Verilog实现

Dec06_Sgr_Liu的博客

10-25

963

设计定义就是实现了上面介绍的三八译码器功能，所以这里的设计定义可以忽略，这是已经被定义好的典型功能。

FPGA开发仿真流程-三八译码器的实现

weixin_42856603的博客

04-28

2805

FPGA开发仿真流程-三八译码器的实现 3-8译码器真值表首先建立工程保存至prj 新建verilog文件保存至rtl 编辑代码 3.1 定义模块名（端口列表） 3.2 定义端口性质 3.3 逻辑编辑下面展示逻辑模块。 3_8译码器逻辑模块 // 3_8译码器的实现 module my3_8(a,b,c,out); //module 表示模块开头,紧跟的my3_8为模块名,...

小梅哥——38译码器

qq_42747105的博客

01-09

1万+

wire和reg

3-8译码器

输入 A	输入 B	输入 C	输出 Y0	输出 Y1	输出 Y2	输出 Y3	输出 Y4	输出 Y5
0	0	0	1	0	0	0	0	0
0	0	1	0	1	0	0	0	0
0	1	0	0	0	1	0	0	0
0	1	1	0	0	0	1	0	0
1	0	0	0	0	0	0	1	0
1	0	1	0	0	0	0	0	1

输入 A	输入 B	输入 C	输出 Y0	输出 Y1	输出 Y2	输出 Y3	输出 Y4	输出 Y5
0	0	0	1	0	0	0	0	0
0	0	1	0	1	0	0	0	0
0	1	0	0	0	1	0	0	0
0	1	1	0	0	0	1	0	0
1	0	0	0	0	0	0	1	0
1	0	1	0	0	0	0	0	1

输入 A	输入 B	输入 C	输出 Y0	输出 Y1	输出 Y2	输出 Y3	输出 Y4	输出 Y5
0	0	0	1	0	0	0	0	0
0	0	1	0	1	0	0	0	0
0	1	0	0	0	1	0	0	0
0	1	1	0	0	0	1	0	0
1	0	0	0	0	0	0	1	0
1	0	1	0	0	0	0	0	1