从SRAM到阻变存储器：嵌入式存储技术演进与应用实践

最新推荐文章于 2026-03-03 15:22:54 发布

原创

最新推荐文章于 2026-03-03 15:22:54 发布 · 272 阅读

1. 嵌入式存储：芯片的“贴身记事本”

如果你拆开过手机或者电脑，你肯定见过内存条和硬盘。它们负责存储你的照片、视频和操作系统，是计算机的“大仓库”。但今天我们要聊的，是藏在芯片内部的“贴身记事本”——嵌入式存储器。

想象一下，你正在一个巨大的图书馆（好比电脑的硬盘）里找资料，每次都要跑到很远的地方去拿书，效率肯定很低。于是，你聪明地在自己的书桌（好比处理器）上放了一个小书架，专门放你正在看和马上要看的几本书。这个小书架，就是缓存，而它正是由嵌入式存储器构成的。它不像内存条那样可以插拔，而是和处理器核心、各种功能模块一起，被“嵌入”在同一块硅片上，是片上系统（SoC）不可或缺的一部分。

为什么它这么重要？因为数据从处理器跑到片外内存再跑回来，就像从市中心开车去郊区的仓库取东西，耗时又耗能。嵌入式存储器作为“本地仓库”，让处理器能瞬间拿到数据，极大地提升了计算效率，降低了功耗。从我们手机里的应用处理器，到智能手表里的传感器中枢，再到AI芯片里疯狂运算的神经网络加速器，它们的性能瓶颈和功耗大头，往往都卡在数据搬运上。因此，选对、用好嵌入式存储器，是决定一个芯片成败的关键。

这篇文章，我就结合自己这些年做芯片设计的经验，带你从最经典的SRAM出发，一路看到未来之星阻变存储器，聊聊它们是怎么演进的，以及在AI芯片、物联网设备这些热门场景里，我们硬件工程师和架构师该怎么选型、怎么优化。咱们不扯那些虚的，就聊实实在在的电路、架构和踩过的坑。

2. 经典王者：SRAM的辉煌与挑战

在嵌入式存储的世界里，SRAM 绝对是统治级的王者。你手机里那颗芯片的CPU缓存、GPU的显存控制器，甚至AI加速器里的权重缓存，十有八九都是它。它凭什么？就凭一个字：快。

2.1 SRAM的核心：6T单元与它的“左右互搏”

SRAM速度快的秘密，藏在它的基本存储单元里——6晶体管单元。你可以把它想象成一个极其灵敏的跷跷板，或者两个背对背连接的反相器。它用两个节点（Q和QB）来存储一个比特（bit）的信息，这两个节点的电平永远是相反的。当Q是高电平（代表‘1’），QB就是低电平（代表‘0’），反之亦然。这种结构形成了一个正反馈环，只要不断电，数据就能一直稳稳地“锁”在里面，所以叫“静态”存储器。

它的读写操作，就像一场精妙的攻防战：

保持状态：字线（WL）是关着的，两个传输管（好比看门人）把单元内部与外界隔离。跷跷板自己保持平衡，数据纹丝不动。
读操作：字线打开，两个传输管把内部节点连接到预充为高电平的位线（BL和BLB）上。假设Q存‘0’（低电平），那么连接到Q的位线就会通过传输管和下拉管对地放电，电压开始下降；而存‘1’的QB那边，位线电压基本不变。两条位线之间产生的微小电压差，会被一个叫灵敏放大器的电路捕捉并放大成满幅的‘0’和‘1’输出。这里的关键是，读操作不能破坏跷跷板原有的平衡，否则就是“读破坏”，数据就错了。
写操作：字线打开，我们强行把要写入的数据（比如‘0’）施加到位线上（BL拉低，BLB保持高）。这时，外部信号要通过传输管去“推倒”原来内部锁存的状态。如果外部“推力”（传输管的驱动能力）足够大，就能把Q节点从‘1’拉成‘0’，从而翻转整个单元的状态，完成写入。如果推力不够，就“写失败”。

我刚开始画SRAM电路时，觉得这设计真巧妙。但实际流片测试后才发现，随着工艺越做越先进，晶体管尺寸越来越小，这个精巧的平衡变得越来越脆弱。