野火FPGA征途Pro实战：SPI Flash驱动全流程操作指南（含Verilog代码解析）

野火FPGA征途Pro实战：SPI Flash驱动全流程操作指南（含Verilog代码解析）

如果你正在用野火的征途Pro开发板做项目，大概率绕不开一个经典的外设：SPI Flash。无论是用来存储启动配置、存放大量静态数据，还是作为非易失性日志存储器，它都是FPGA系统中一个既基础又关键的“仓库”。但很多工程师，尤其是刚接触FPGA硬件时序控制的朋友，在面对SPI Flash驱动时，常常会陷入一种尴尬：看数据手册觉得原理很简单，但真动手写Verilog状态机去控制擦除、读写时，时序总是对不上，仿真波形一片混乱，下载到板子上更是毫无反应。

这篇文章，我们就抛开那些泛泛而谈的理论框架，直接从工程实战的角度切入。我会基于野火征途Pro开发板（核心芯片是Altera Cyclone IV），带你完整走一遍SPI Flash驱动的实现流程。重点不是复述SPI协议，而是解决你实际编码时会遇到的状态机设计混乱、时序调试技巧、以及如何构建一个健壮且可复用的驱动模块这些痛点。文中会穿插大量可直接使用的Verilog代码片段，并解释其设计考量，你可以把它们作为自己工程的起点。

1. 工程准备：理解你的“对手”与开发环境

在动手写第一行代码之前，我们必须先搞清楚两件事：一是我们使用的具体Flash芯片型号及其“脾气”，二是如何搭建一个高效的仿真调试环境。很多驱动失败，根源在于对器件特性了解不足或验证方法低效。

1.1 芯片选型与数据手册精读

野火征途Pro开发板通常搭载一颗Winbond的W25Q128JV系列SPI Flash。这是一颗128Mbit（16MB）的芯片，支持标准SPI、Dual SPI和Quad SPI模式。我们首先从基础的标准SPI模式入手。

注意：不同品牌（如Micron, Adesto）或同品牌不同容量的SPI Flash，其指令集和某些时序参数（如页编程时间、扇区擦除时间）可能有细微差别。务必以你手中芯片的官方数据手册为准。

精读数据手册时，不要只看指令列表，要重点关注以下几个表格和章节：

• 指令集表：这是我们的“命令字典”。需要记录下关键操作的指令码，例如：

  • 0x06 - WREN (写使能)
  • 0x20 - Sector Erase (扇区擦除，4KB)
  • 0xD8 - Block Erase (块擦除，64KB)
  • 0xC7 / 0x60 - Chip Erase (整片擦除)
  • 0x02 - Page Program (页编程，最多256字节)
  • 0x03 - Read Data (读数据)
  • 0x05 - Read Status Register-1 (读状态寄存器，用于判断忙状态)

• 时序参数表：这是设计的硬约束。例如：

  • tPP (页编程时间)：典型值0.7ms，最大值3ms。
  • tSE (扇区擦除时间)：典型值45ms，最大值200ms。
  • tBE (块擦除时间)：典型值200ms，最大值800ms。
  • tCE (整片擦除时间)：典型值30s，最大值200s。
  • 这些时间参数决定了我们的状态机中必须插入足够的延时等待。

• 状态寄存器：尤其是BUSY位。在发送任何编程或擦除指令后，必须轮询此位，等待其变为0，才能进行下一步操作。这是驱动稳定性的关键。

1.2 搭建模块化的仿真测试平台

在FPGA开发中，仿真（Simulation）的重要性不亚于实际编码。一个结构清晰的测试平台（Testbench）能极大提升调试效率。我建议采用如下模块化结构：

project_top/
├── rtl/
│   ├── spi_flash_controller.v     // 顶层驱动控制器
│   ├── spi_master_interface.v     // SPI总线底层接口模块
│   └── clk_gen.v                  // 时钟分频模块
├── sim/
│   ├── tb_spi_flash_controller.v  // 主测试平台
│   ├── flash_model.v              // SPI Flash行为模型
│   └── wave.do                    // 波形配置文件
└── quartus/
    └── ...                        // Quartus工程文件

这里重点说一下 flash_model.v。与其使用复杂的IP核或黑盒，不如自己写一个简化的Flash行为模型。这个模型不需要实现全部功能，但必须能正确响应指令、模拟状态寄存器的BUSY位、并对读写操作做出基本反应。这能让你在脱离物理板卡的情况下，彻底验证驱动逻辑的正确性。

一个最简单的读ID指令的模型响应部分可能长这样：

// flash_model.v 片段
always @(posedge sck or negedge cs_n) begin
    if (!cs_n) begin
        // 采样MOSI上的指令
        if (bit