Vivado ILA高级触发配置实战：缓变信号捕获技巧

1. 为什么你的ILA抓不到UART数据？聊聊缓变信号的捕获困境

很多刚开始用Vivado做FPGA开发的朋友，尤其是从单片机转过来的，都会遇到一个头疼的问题：用ILA抓UART、I2C这种低速信号，怎么老是抓不到，或者抓不全？屏幕上要么一片空白，要么只有零星几个跳变点，完整的通信报文根本看不到。这感觉就像拿高速摄像机去拍蜗牛爬，快门按下去，蜗牛还没动呢，拍摄就结束了。

我刚开始也踩过这个坑。当时调试一个串口接收模块，uart_rx_done信号明明拉高了，证明一个字节收完了，可ILA波形里uart_rxd数据线上就是看不到完整的8位数据。折腾了半天，以为是代码问题，反复检查状态机，最后才发现，问题出在ILA的触发和采样机制上，它默认是为高速逻辑设计的。

这里的关键在于“时钟域”。ILA核在工作时，必须连接一个采样时钟。这个时钟通常是你设计的主时钟，比如100MHz的系统时钟。ILA会在这个时钟的每个上升沿去“看”一下被探测信号的值。那么问题来了：如果你的UART波特率是115200，那发送一个比特位需要大约8.7微秒。在100MHz的采样时钟下，这8.7微秒相当于870个时钟周期！在这870个周期里，UART的数据线uart_rxd电平是保持不变的。对于ILA来说，它在这870个点采到的值全都一样，它默认的存储深度可能只有1024点，一次触发抓取，很可能只覆盖了这870个相同值中的一小段，你自然看不到数据从开始到结束的完整跳变过程。

Vivado的ILA和某些其他工具（比如Quartus的SignalTap）有个不同点：ILA的采样时钟强烈建议使用全局时钟网络上的时钟，比如外部晶振直接输入或者由PLL、MMCM等时钟管理单元产生的时钟。这是为了保证采样时序的稳定和准确。而如果你用一个通过寄存器计数分频产生的、像clk_div这样的衍生时钟去驱动ILA，可能会遇到时序问题，导致采样错乱。所以，用低速的“逻辑分频时钟”去匹配低速信号这个捷径，在ILA这里往往走不通。这就迫使我们必须在高速采样时钟的框架下，去思考如何捕捉那些变化很慢的信号。这就需要请出今天的主角——ILA的高级触发与多窗口采样功能。它不是简单地换把“慢速快门”，而是教你怎么用“高速连拍”加“智能选片”，把“蜗牛爬行”的完整过程给拼出来。

2. 理解ILA的核心：触发、深度与窗口

在玩转高级功能之前，我们得把ILA的基本工作原理吃透，这样后面配置起来才知道每个参数动了哪里，会有什么效果。你可以把ILA想象成一个拥有特殊触发功能的数字录像机。

触发是这个录像机的“开机录制”按钮。但和普通录像机不同，它不是手动按的，而是由你设定的条件自动触发。比如，你可以设置当信号start_pulse从0变成1的瞬间，或者当计数器cnt的值等于100的时候，触发录制。这个瞬间点，在波形图上就是那条红色的竖线，我们称之为触发点。

采样深度，就是这台录像机的“内存卡容量”。你在创建ILA核时设置的Sample Data Depth，比如1024，意味着它最多能连续录制1024个“瞬间快照”。每个快照的内容，就是你挂到ILA核上的所有需要观察的信号，在采样时钟上升沿那一刻的电平值。

默认情况下，这台录像机的工作模式是“触发点居中录制”。假设深度是1024，那么触发事件发生时，它会记录下触发点之后紧接着的512个采样点，同时也会记录下触发点之前（通过一个先入先出的缓存）的512个采样点。最终你看到的波形，就是以触发点为中心，前后各512点的一段连续数据。这种模式对于分析触发器建立保持时间、查找高速信号毛刺非常直观，因为你想看的问题很可能就紧挨着触发条件发生。

但是，对于UART接收这种场景，uart_rx_done（接收完成）这个触发事件，发生在整个字节传输的末尾。如果我们想看