《A primer on memory consistency and cache coherence》第一版翻译本

在介绍 GPU 的一致性，或者说任何其他的什么缓存一致性之前。首先需要澄清一个概念，即什么是一致性。一致性分为两个维度和Coherence，这是两个密切相关但各自侧重不同的术语。

上一小节中的示例说明了共享内存行为很微妙，这凸显了精确定义以下两点的重要性：(a) 程序员可以期望的行为；(b) 系统实现者可以使用的优化。内存一致性模型消除了这些问题的歧义。内存一致性模型，或更简单地说，内存模型，是对使用共享内存执行的多线程程序的允许行为的规范。对于使用特定输入数据执行的多线程程序，它指定了动态加载操作可能返回的值。与单线程执行不同，多线程执行通常允许多种正确的行为。

如 6.1 节所述，一致性协议设计者必须为系统中每种类型的一致性控制器选择状态、事务、事件和状态转移逻辑。稳定状态的选择在很大程度上与协议的其他部分无关。例如，存在监听（snooping）和目录（directory）两类不同的一致性协议，架构师可以使用相同的稳定状态集合设计监听协议或目录协议。我们将在 6.4.1 节独立于具体协议讨论稳定状态。类似地，事务的选择也基本独立于特定协议，相关内容在 6.4.2 节讨论。

目录协议的核心创新在于建立一个目录，用于维护每个块的一致性状态的全局视图。目录跟踪哪些缓存持有每个块以及块的状态。想要发出一致性请求（如 GetS）的缓存控制器会将请求直接发送到目录（即单播消息），目录查询块的状态以确定后续操作。例如，目录状态可能表明请求的块由核心 C2 的缓存拥有，因此请求应转发给 C2（如使用新的 Fwd-GetS 请求）以获取块的副本。当 C2 的缓存控制器收到转发请求时，会向请求缓存控制器单播响应。对比目录协议和窥探协议的基本操作具有启发性。

《内存一致性与缓存一致性的入门指南》—— 探索并发编程的新视角 在这个多核处理器的时代，理解和掌握内存一致性与缓存一致性是编写高效、可预测的并发程序的关键。 是一个专门为开发者设计的开源项目，旨在深入浅出地解析这一复杂主题。 项目简介 该项目由 kaitoukito 提供，是一个关于内存一致性模型和缓存一致性策略的知识宝库。通过一系列精心编排的文章和示例，它解释了如何在分布式系统中保持数据的一致性...

监听协议基于一个核心思想：所有一致性控制器以相同顺序 “监听”（snoop）一致性请求，并协同 “执行正确操作” 以维护一致性。通过要求发往同一缓存块的请求按顺序到达，监听系统使分布式一致性控制器能够正确更新代表缓存块状态的有限状态机。传统监听协议将请求广播到所有一致性控制器（包括发起请求的控制器），请求通常通过有序广播网络（如总线）传输。有序广播确保所有控制器以相同顺序观察到一系列请求，即请求具有全局顺序。由于全局顺序涵盖了每个块的顺序，这保证了所有控制器能正确更新缓存块状态。

这本入门读物的第二版与近十年前（2011 年）出版的第一版有所不同，主要是新增了两章内容，并且做了一些小的改动。新增的第 10 章讨论了非 CPU 加速器方面的前沿研究成果，主要是通用图形处理器（GPU），这类加速器通常将一致性和缓存一致性结合起来实现。新增的第 11 章介绍了自这本入门读物第一版发行以来在一致性和缓存一致性方面取得重大进展的形式化研究工作和工具。其他改动相对较小，包括以下内容：第 2 章扩展了缓存一致性的定义，纳入了与第 10 章中类似 GPU 的解决方案；

此处我们采用与前两章一致的符号和方法形式化定义 XC。仍用 L (a) 和 S (a) 分别表示对地址 a 的加载和存储操作，顺序 < p 和 < m 分别定义单处理器程序顺序和全局内存顺序。程序顺序 < p 是单处理器全序，描述每个核心逻辑上（顺序）执行内存操作的顺序；全局内存顺序 < m 是所有核心内存操作的全序。

了解内存一致性模型（Memory consistency model）在计算机体系结构中的作用以及当前编程语言中的内存模型的作用（比如Java内存模型），通过实例了解顺序一致性模型，并且通过顺序一致性模型建立对内存模型的整体认知。

探索内存与缓存的奥秘：《内存一致性与缓存一致性入门指南》深度解读 去发现同类优质开源项目:https://gitcode.com/ 在当今这个数字化时代，计算机科学的核心——内存一致性与缓存一致性成为了连接软件与硬件之间的关键桥梁。为此，我们特别推荐一个开源项目：“内存一致性与缓存一致性入门指南”，它携带一份珍贵的学习资料，面向所有渴望深入了解这一复杂而重要主题的科技探索者。 项目介绍 本项目立足...

A Primer on Memory Consistency and Cache Coherence—第五章 Relaxed Memory Model Motivation of Relaxed Model SC模型或者TSO模型在某些需要正确存储顺序的场景下能够保证程序正确执行，但是在某些不需要存储顺序的情况下，限制了程序的性能优化 当系统不约束程序的存储顺序时，更多的优化技术可以被使用...

TSO 执行需满足以下条件：程序顺序约束所有核心必须按程序顺序<p将其加载和存储操作插入全局内存顺序<m中，无论操作是否针对同一地址（即 a==b 或 a≠b）。若 L (a) <p L (b)，则 L (a) <m L (b) /* 加载→加载 */若 L (a) <p S (b)，则 L (a) <m S (b) /* 加载→存储 */若 S (a) <p S (b)，则 S (a) <m S (b) /* 存储→存储 */