tcl脚本实现ILA（逻辑分析仪）的添加

原创

已于 2023-11-29 21:47:10 修改 · 1k 阅读

收录于

当前文章被以下社区和专栏收录：

于 2023-11-24 09:16:53 首次发布

本文详细描述了在Verilog设计中如何在RTLcode处设置ILA（Instruion-LevelAnalyzer）信号属性，包括添加ILA相关脚本、配置debug核心、生成log和探针文件，以及启用和禁用ILA的工程脚本操作。

1.在RTL code处赋待分析信号属性(* mark_debug ="true" *)；

2.添加ILA相关脚本之前，需要synth相关的步骤：

launch_runs synth_1
wait_on_run synth_1
open_run synth_1

3.添加ILA相关脚本：

proc add_dbg_port {ila_inst_name probetype portsize portname} {
  set probe [create_debug_port $ila_inst_name probe]
  set_property port_width $portsize [get_debug_ports $probe]
  set_property PROBE_TYPE  $probetype [get_debug_ports $probe]
  if ($portsize>1) {
    set portexpr "${portname}[*]"
    } else {
    set portexpr "${portname}"
    }
  connect_debug_port $probe [lsort -dictionary [get_nets $portexpr]]
}

if {$debug_ila>0} {
  create_debug_core ila_inst_name ila
  set_property C_DATA_DEPTH 1024       [get_debug_cores ila_inst_name]
  set_property C_TRIGIN_EN false       [get_debug_cores ila_inst_name]
  set_property C_TRIGOUT_EN false      [get_debug_cores ila_inst_name]
  set_property C_ADV_TRIGGER true      [get_debug_cores i

标签

#fpga