Vivado AXI_Quad_SPI IP核

一、Configurations

Enable XIP Mode：使能XIP模式。不勾选，则设为增强模式。
XIP模式：IP核有一个AXI4-Lite以及一个AXI4内存映射接口。AXI4-Lite接口被选择用于访问配置寄存器和状态寄存器。AXI4-Lite接口可用访问配置寄存器以更改CPOL和CPHA。AXI4接口仅支持读取，不允许任何写入。
增强模式：IP核的AXI4-Lite接口被AXI4接口取代，所有寄存器都映射到与AXI4-Lite接口相同的偏移量。AXI4接口只允许在数据传输寄存器和数据接收寄存器进行突发事务，其它寄存器仅单次访问。

Enable performance mode：使能性能模式。勾选后，使用AXI4接口。不勾选，将选择传统模式，使用AXI4-Lite接口。
Mode：选择SPI模式。
dual mode：对于标准SPI模式指令，IO0和IO1引脚是单向的（与MOSI和MISO引脚相同）；对于双模SPI指令，IO0和IO1引脚是双向的，具体取决于所选择的命令类型和内存。
Quad mode：对于标准模式SPI指令，IO0和IO1引脚是单向的，其功能与标准SPI模式下相同；对于双模SPI指令，IO0和IO1引脚是单向或双向的，这取决于通过设置控制寄存器位选择的指令类型和内存；对于四模式SPI指令，IO0、IO1、IO2和IO3引脚是单向或双向的，具体取决于传输命令、地址和数据时使用的内存类型。

Transaction width：传输宽度。（发送FIFO和接收FIFO宽度相同，都取决于传输宽度）
Frequency ratio：频率比。所需SPI频率=ext_SPI_clk\频率比*倍数。
No.of slaves：从器件数量。
Enable master mode：使能主机模式。
当被配置为主设备时，传输一直进行，直到传输寄存器/FIFO中的数据可用；
当被配置为从设备时，如果数据传输期间从设备选择线意外变为高电平，则当前传输中止。如果选择线变为低，则数据将再次传输。
Enable fifo：使能fifo。fifo宽度为8位，如包含FIFO，发送和接收FIFO深度限制为16或256字节.
Enable STARTUP primitive：使能STARTUP2原语。该原语具有专用的时钟引脚，可用于向存储器提供SPI时钟。

二、Pins

ext_spi_clk：该时钟用于SPI接口，应该是SPI接口预期的最大SPI频率的两倍。
ip2intc_irpt：来自SPI的中断控制信号。
sck_i：SPI总线时钟输入。只有当配置为标准SPI从模式时，此信号才可用。
sck_o：SPI总线时钟输出。
sck_t：SPI总线时钟的三态使能，低电平有效。
ss_i:输入一个热编码，该信号是伪信号，在设计中不用作芯片选择输入。
ss_o：输出一个热编码，低电平有效的长度为n的从选择矢量。
ss_t：从机选择的三态使能。
io_0（标准&&dual SPI模式下）：主机输出从机输入引脚（MOSI）。
io_1（标准&&dual SPI模式下）：主机输入从机输出引脚（MOSI）。
io_2、io_3（仅在Quad SPI模式下使用）：输入输出基于所使用的命令。