7、芯片测试中的缺陷水平与故障建模

芯片测试中的缺陷水平与故障建模

1. 缺陷水平作为质量衡量指标

在VLSI（超大规模集成电路）测试中，“单固定故障”模型常被用作衡量缺陷水平的标准。假设面积为A的芯片平均有Af个故障，其中f是单位面积的平均故障数，即故障密度。我们可以用故障密度f和聚类参数来描述随机故障数u，类似于某个公式，可写出随机变量u的负二项式概率密度函数。

对于离散随机变量，使用z变换表示（即概率生成函数PGF）较为方便。对于随机变量u，PGF的定义如下：
[PGF = \sum_{u = 0}^{\infty} q(u)z^u]
其中，最后一个表达式是通过将q(u)的公式代入并化简得到的。

当应用具有故障覆盖率T的测试时，可得到测量良率Y(T)。我们假设Y(1)（即所有故障都被测试时的测量良率）是真实的工艺良率Y。虽然有人可能认为这个假设不太合理，因为T只是固定故障的覆盖率，而许多实际故障并非固定故障类型，但同样的测试也能检测到其他故障，只是效率可能较低。例如，固定故障也是一种“延迟故障”，但反之不成立。所以，通过所有固定故障测试的电路有很大机会也能通过延迟故障测试，但不能保证。

如果测试的覆盖率为T，那么有一个随机故障的芯片通过测试的概率为1 - T。如果芯片有u个故障，其通过测试的概率为((1 - T)^u)。由于芯片有u个故障的概率为q(u)，所以芯片通过测试的概率可表示为：
[Y(T) = \sum_{u = 0}^{\infty} q(u)(1 - T)^u]
上述方程中的求和可通过在PGF公式中用1 - T代替z直接计算。

函数1 - Y(T)被称为失效率，它是一个重要的关系，可用于从芯片测试数据中获取良率参数f