LVDS接口总结--(0)LVDS硬件电路接口

1.LVDS差分信号电路原理

   LVDS指的是低压差分信号，是一种电平标准。 差分信号在串行通信中有着非常广泛的应用，典型应用有PCIE中的gen1，gen2，gen3，gen4，gen5，SATA接口，USB接口等。 

典型的电气接口标准LVDS（low voltage differential signaling）如图所示

LVDS源端驱动器由一个恒流源（通常约为3.5mA，最大不超过4mA）驱动一对差分信号线组成，如图所示。Q1,Q4与Q2,Q3组成两对根据输入轮流导通。接收端的接收器本身为高输入阻抗，所以几乎全部的驱动电流都流经100Q的终端匹配电阻，并在接收器输入端产生约350mV的电压。当源端驱动状态反转变化时，流经匹配电阻的电流方向改变，于是在接收端产生高低逻辑状态的变化。

2.LVDS信号抗干扰能力分析

   信号传输过程中经常需要翻转，电压越高，所需翻转时间越长，电压越低，所需翻转时间越短，但低电压也意味着一点点干扰也会让电压产生相对较大的浮动，LVDS在低压的情况下弥补了抗干扰能力弱的问题。

3.常见的LVDS参数