LPDDR4特点和基本概念--基于Hynix H9HCNNNBPUMLHR系列

最新推荐文章于 2026-05-01 10:16:34 发布

原创

最新推荐文章于 2026-05-01 10:16:34 发布 · 2.1w 阅读

收录于

本文深入探讨了LPDDR4内存技术的特点与优势，对比LPDDR3，详细介绍了其架构，包括双通道、Bank配置、数据传输速率及支持的数据翻转功能。同时，文章涵盖了LPDDR4的工作电压、I/O总线时钟、数据传输速率等关键参数，并讨论了其与SoC的连接方式。

两个Channel，每个Channel有8个Bank。

对于command和address，采用SDR传输减少总引脚数量。所有的command和address在CLK上升沿锁存。每两个时钟周期传输一个command

对于数据线，采用DDR传输。每个CLK周期有两次数据访问

差分时钟输入（CK_t,CK_c）

双向差分DQS信号

可编程的RL,WL（读延时，写延时）

DMI

Burst Length: 16,32,On-the-fly(16 or 32 sequential)

自动刷新和自刷新

自动温度补偿自刷新

ZQ校准

Symbol	Type	Description	Remark
CK_t_A, CK_c_A CK_t_B, CK_c_B	Input	Clock: CK_t and CK_c are differential clock inputs. All address, command and control input signals are sampled on the crossing of the positive edge of CK_t and the negative edge of CK_c. AC timings for CA parameters are referenced to CK. Each channel (A & B) has its own clock pair.	差分时钟信号。每个通道都有自己的差分时钟。地址、命令和控制信号在CK_t的上升沿，CK_c的下降沿被采样
CKE_A CKE_B	Input	Clock Enable: CKE HIGH activates and CKE LOW deactivates the internal clock circuits, input buffers, and output driver