和同步fifo一样，中间是双口的ram，左右两个模块分别是读写地址的产生和判断空满信号。比如在FIFO wptr &waddr模块中产生ram的地址信号waddr，然后将waddr这个二进制编码的地址信号转换为格雷码来进行跨时钟域处理（注意，二进制编码转换格雷码是组合逻辑，组合逻辑的输出不能直接的进行跨时钟域，因为毛刺会影响跨时钟域的结果，需要将组合逻辑的输出放到寄存器中，之后再进行跨时钟域的处理）。在读时钟域下的rq2_wptr信号与原来的写时钟域的下的rptr信号来进行空状态的判断，以上是从写时钟域到读时钟域下的操作，从读时钟域到写时钟域同理。
使用格雷码的根本原因就是就算跨时钟域的时候，出现了亚稳态，整个fifo的功能也不会出现错误。比如用二进制的waddr来进行跨时钟域，比如waddr从7到8的变化（0111->1000），raddr此时处于6的位置，跨时钟域的时候，寄存器会随机的取到中间状态的一个值，所以在rq2_wptr处得到的结果可能是2，此时raddr是6，相当于fifo存就存到了2，读却读到了6，这样会使fifo的功能错误。如果使用格雷码，waddr从7到8的变化（0100->1100），中间就涉及到了一个值的变化，就算出现亚稳态，不是1100就是0100，是1100的话，正好功能正确，如果是0100的话，不影响fifo的读，最多可能出现fifo的假空判断，不会出现fifo功能的错误，即读大于写（读指针指向当前的
扫一扫
9448
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
