Protel使用的60个问题和解答

1.原理图常见错误：
（1）ERC报告管脚没有接入信号：
a. 创建封装时给管脚定义了I/O属性；
b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；
c. 创建元件时pin方向反向，必须非pin name端连线。
（2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。
（3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。
（4）当使用自己创建的多部分组成的元件时，千万不要使用annotate.
2.PCB中常见错误：
（1）网络载入时报告NODE没有找到：
a. 原理图中的元件使用了pcb库中没有的封装；
b. 原理图中的元件使用了pcb库中名称不一致的封装；
c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin nu
mber 为e,b,c, 而pcb中为1，2，3。
（2）打印时总是不能打印到一页纸上：
a. 创建pcb库时没有在原点；
b. 多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符， 缩
小pcb, 然后移动字符到边界内。
（3）DRC报告网络被分成几个部分：
表示这个网络没有连通，看报告文件，使用选择CONNECTED COPPER查找。
另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会；多几次导出文件，做成新的DDB文件
，减少文件尺寸和PROTEL僵死的机会。如果作较复杂得设计，尽量不要使用自动布线。
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，
在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线
、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前
， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平
行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产
生寄生耦合。
自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、
导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行
迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。
并试着重新再布线，以改进总体效果。
对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为
解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通
道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又
简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中
的真谛。
1 电源、地线的处理
既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰
，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对
待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现
只对降低式抑制噪音作以表述：
众所周知的是在电源、地线之间加上去耦电容。
尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号
线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm
对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不
能这样使用)
用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成
多层板，电源，地线各占用一层。
2、数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合
构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。
数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感
的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处
理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只
是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一
个连接点。也有在PCB上不共地的，这由系统设计来决定。
3、信号线布在电（地）层上
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成
浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电
（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整
性。
4、大面积导体中连接腿的处理
在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考
虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不
良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要
，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使
在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处
理相同。
5、布线中网络系统的作用
在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太
小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电
子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安
装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密
合理的网格系统来支持布线的进行。
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(
2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。
6、设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制
定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：
线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是
否合理，是否满足生产要求。
电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否
还有能让地线加宽的地方。
对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显
地分开。
模拟电路和数字电路部分，是否有各自独立的地线。
后加在PCB中的图形（如图标、注标）是否会造成信号短路。
对一些不理想的线形进行修改。
在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是
否压在器件焊盘上，以免影响电装质量。
多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。概述
本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些
注意事项，为一个工作组的设计人员提供设计规范，方便设计人员之间进行交流和相互检
查。
2、设计流程
PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步骤
.
2.1 网表输入
网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection功能，选择
Send Netlist，应用OLE功能，可以随时保持原理图和PCB图的一致，尽量减少出错的可能
。另一种方法是直接在PowerPCB中装载网表，选择File->Import，将原理图生成的网表输
入进来。
2.2 规则设置
如果在原理图设计阶段就已经把PCB的设计规则设置好的话，就不用再进行设置
这些规则了，因为输入网表时，设计规则已随网表输入进PowerPCB了。如果修改了设计规
则，必须同步原理图，保证原理图和PCB的一致。除了设计规则和层定义外，还有一些规则
需要设置，比如Pad Stacks，需要修改标准过孔的大小。如果设计者新建了一个焊盘或过
孔，一定要加上Layer 25。
注意：
PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件，名称为Default.
stp，网表输入进来以后，按照设计的实际情况，把电源网络和地分配给电源层和地层，并
设置其它高级规则。在所有的规则都设置好以后，在PowerLogic中，使用OLE PowerPCB C
onnection的Rules From PCB功能，更新原理图中的规则设置，保证原理图和PCB图的规则
一致。
2.3 元器件布局
网表输入以后，所有的元器件都会放在工作区的零点，重叠在一起，下一步的工作就是把
这些元器件分开，按照一些规则摆放整齐，即元器件布局。PowerPCB提供了两种方法，手
工布局和自动布局。2.3.1 手工布局
1. 工具印制板的结构尺寸画出板边（Board Outline）。
2. 将元器件分散（Disperse Components），元器件会排列在板边的周围。
3. 把元器件一个一个地移动、旋转，放到板边以内，按照一定的规则摆放整齐。
2.3.2 自动布局
PowerPCB提供了自动布局和自动的局部簇布局，但对大多数的设计来说，效果并不理想
，不推荐使用。2.3.3 注意事项
a. 布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器
件放在一起
b. 数字器件和模拟器件要分开，尽量远离
c. 去耦电容尽量靠近器件的VCC
d. 放置器件时要考虑以后的焊接，不要太密集
e. 多使用软件提供的Array和Union功能，提高布局的效率
2.4 布线
布线的方式也有两种，手工布线和自动布线。PowerPCB提供的手工布线功能十分强大，
包括自动推挤、在线设计规则检查（DRC），自动布线由Specctra的布线引擎进行，通常这
两种方法配合使用，常用的步骤是手工—自动—手工。
2.4.1 手工布线
1. 自动布线前，先用手工布一些重要的网络，比如高频时钟、主电源等，这些网络往往对
走线距离、线宽、线间距、屏蔽等有特殊的要求；另外一些特殊封装，如BGA，自动布线很
难布得有规则，也要用手工布线。
2. 自动布线以后，还要用手工布线对PCB的走线进行调整。
2.4.2 自动布线
手工布线结束以后，剩下的网络就交给自动布线器来自布。选择Tools->SPECCTRA，启动S
pecctra布线器的接口，设置好DO文件，按Continue就启动了Specctra布线器自动布线，结
束后如果布通率为100%，那么就可以进行手工调整布线了；如果不到100%，说明布局或手
工布线有问题，需要调整布局或手工布线，直至全部布通为止。
2.4.3 注意事项
a. 电源线和地线尽量加粗
b. 去耦电容尽量与VCC直接连接
c. 设置Specctra的DO文件时，首先添加Protect all wires命令，保护手工布的线不被自
动布线器重布
d. 如果有混合电源层，应该将该层定义为Split/mixed Plane，在布线之前将其分割，布
完线之后，使用Pour Manager的Plane Connect进行覆铜
e. 将所有的器件管脚设置为热焊盘方式，做法是将Filter设为Pins，选中所有的管脚，修
改属性，在Thermal选项前打勾
f. 手动布线时把DRC选项打开，使用动态布线（Dynamic Route）
2.5 检查
检查的项目有间距（Clearance）、连接性（Connectivity）、高速规则（High Speed）
和电源层（Plane），这些项目可以选择Tools->Verify Design进行。如果设置了高速规则
，必须检查，否则可以跳过这一项。检查出错误，必须修改布局和布线。
注意：
有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出
错；另外每次修改过走线和过孔之后，都要重新覆铜一次。
2.6 复查
复查根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置；
还要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，
去耦电容的摆放和连接等。复查不合格，设计者要修改布局和布线，合格之后，复查者和
设计者分别签字。
2.7 设计输出
PCB设计可以输出到打印机或输出光绘文件。打印机可以把PCB分层打印，便于设计者和
复查者检查；光绘文件交给制板厂家，生产印制板。光绘文件的输出十分重要，关系到这
次设计的成败，下面将着重说明输出光绘文件的注意事项。
a. 需要输出的层有布线层（包括顶层、底层、中间布线层）、电源层（包括VCC层和GND层
）、丝印层（包括顶层丝印、底层丝印）、阻焊层（包括顶层阻焊和底层阻焊），另外还
要生成钻孔文件（NC Drill）
b. 如果电源层设置为Split/Mixed，那么在Add Document窗口的Document项选择Routing，
并且每次输出光绘文件之前，都要对PCB图使用Pour Manager的Plane Connect进行覆铜；
如果设置为CAM Plane，则选择Plane，在设置Layer项的时候，要把Layer25加上，在Laye
r25层中选择Pads和Viasc. 在设备设置窗口（按Device Setup），将Aperture的值改为19
9
d. 在设置每层的Layer时，将Board Outline选上
e. 设置丝印层的Layer时，不要选择Part Type，选择顶层（底层）和丝印层的Outline、
Text、Line
f. 设置阻焊层的Layer时，选择过孔表示过孔上不加阻焊，不选过孔表示家阻焊，视具体
情况确定
g. 生成钻孔文件时，使用PowerPCB的缺省设置，不要作任何改动
h. 所有光绘文件输出以后，用CAM350打开并打印，由设计者和复查者根据“PCB检查表”
检查
过孔（via）是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到
40%。简单的说来，PCB上的每一个孔都可以称之为过孔。从作用上看，过孔可以分成两类
：一是用作各层间的电气连接；二是用作器件的固定或定位。如果从工艺制程上来说，这
些过孔一般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔(through via)。
盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路
的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔
，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型工
艺完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整
个线路板，可用于实现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现
，成本较低，所以绝大部分印刷电路板均使用它，而不用另外两种过孔。以下所说的过孔
，没有特殊说明的，均作为通孔考虑。
从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔（drill hole）,二是
钻孔周围的焊盘区，见下图。这两部分的尺寸大小决定了过孔的大小。很显然，在高速,高
密度的PCB设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，此
外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。但孔尺寸的减小同时带
来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀（pla
ting）等工艺技术的限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心位置；且
当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。比如，现在正常的一块6
层PCB板的厚度（通孔深度）为50Mil左右，所以PCB厂家能提供的钻孔直径最小只能达到8
Mil。
二、过孔的寄生电容
过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的
直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于：
C=1.41εTD1/(D2-D1)
过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。
举例来说，对于一块厚度为50Mil的PCB板，如果使用内径为10Mil，焊盘直径为20Mil的过
孔，焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容
大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，这部分电容引起的上升时间
变化量为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。从这些数值可以看出，尽管
单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔
进行层间的切换，设计者还是要慎重考虑的。
三、过孔的寄生电感
同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄
生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，
减弱整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生
电感：
L=5.08h[ln(4h/d)+1]其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中
可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用
上面的例子，可以计算出过孔的电感为：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH
。如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。这样的阻
抗在有高频电流的通过已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的
时候需要通过两个过孔，这样过孔的寄生电感就会成倍增加。
四、高速PCB中的过孔设计
通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过
孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响
，在设计中可以尽量做到：
1、从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内
存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸
的板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。
对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。
2、上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄
生参数。
3、PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。
4、电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会
导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。
5、在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在
PCB板上大量放置一些多余的接地过孔。当然，在设计时还需要灵活多变。前面讨论的过孔
模型是每层均有焊盘的情况，也有的时候，我们可以将某些层的焊盘减小甚至去掉。特别
是在过孔密度非常大的情况下，可能会导致在铺铜层形成一个隔断回路的断槽，解决这样
的问题除了移动过孔的位置，我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小。

问：从WORD文件中拷贝出来的符号，为什么不能够在PROTEL中正常显示
复：请问你是在SCH环境,还是在PCB环境,在PCB环境是有一些特殊字符不能显示,因为那时
保留字.
问：net名与port同名，pcb中可否连接
答复：可以,PROTEL可以多种方式生成网络,当你在在层次图中以port-port时,每张线路图
可以用相同的NET名,它们不会因网络名是一样而连接.但请不要使用电源端口,因为那是全
局的.
问：:请问在PROTEL99SE中导入PADS文件， 为何焊盘属性改了
复：这多是因为两种软件和每种版本之间的差异造成，通常做一下手工体调整就可以了。

问：请问杨大虾：为何通过软件把power logic的原理图转化成protel后，在protel中无法
进行属性修改，只要一修改，要不不现实，要不就是全显示属性？谢谢！
复：如全显示，可以做一个全局性编辑，只显示希望的部分。
问：请教铺銅的原则？
复：铺銅一般应该在你的安全间距的2倍以上.这是LAYOUT的常规知识.
问：请问Potel DXP在自动布局方面有无改进?导入封装时能否根据原理图的布局自动排开
?
复：PCB布局与原理图布局没有一定的内在必然联系，故此，Potel DXP在自动布局时不会
根据原理图的布局自动排开。（根据子图建立的元件类，可以帮助PCB布局依据原理图的连
接）。
问：请问信号完整性分析的资料在什么地方购买
复：Protel软件配有详细的信号完整性分析手册。
问：为何铺铜，文件哪么大？有何方法？
复：铺铜数据量大可以理解。但如果是过大，可能是您的设置不太科学。
问：有什么办法让原理图的图形符号可以缩放吗？
复：不可以。
问：PROTEL仿真可进行原理性论证，如有详细模型可以得到好的结果
复：PROTEL仿真完全兼容Spice模型，可以从器件厂商处获得免费Spice模型，进行仿真。
PROTEL也提供建模方法，具有专业仿真知识，可建立有效的模型。
问：99SE中如何加入汉字，如果汉化后好象少了不少东西！ 3-28 14:17:0 但确实少了不
少功能！
复：可能是汉化的版本不对。(摘录者注:标准汉化不存在这个问题)
问：如何制作一个孔为2*4MM 外径为6MM的焊盘?
复：在机械层标注方孔尺寸。与制版商沟通具体要求。
问：我知道，但是在内电层如何把电源和地与内电层连接。没有网络表，如果有网络表就
没有问题了
复：利用from-to类生成网络连接
问：还想请教一下99se中椭圆型焊盘如何制作？放置连续焊盘的方法不可取，线路板厂家
不乐意。可否在下一版中加入这个设置项？
复：在建库元件时，可以利用非焊盘的图素形成所要的焊盘形状。在进行PCB设计时使其具
有相同网络属性。我们可以向Protel公司建议。
问：如何免费获取以前的原理图库和pcb库
复：那你可以的http://www.protel.com/下载
问：刚才本人提了个在覆铜上如何写上空心(不覆铜)的文字,专家回答先写字,再覆铜,然后
册除字,可是本人试了一下,删除字后,空的没有,被覆铜 覆盖了,请问专家是否搞错了,你能
不能试一下
复：字必须用PROTEL99SE提供的放置中文的办法，然后将中文（英文）字解除元件，（因
为那是一个元件）将安全间距设置成1MIL，再覆铜，然后移动覆铜，程序会询问是否重新
覆铜，回答NO。
问：画原理图时，如何元件的引脚次序？
复：原理图建库时，有强大的检查功能，可以检查序号，重复，缺漏等。也可以使用阵列
排放的功能，一次性放置规律性的引脚。
问：protel99se6自动布线后，在集成块的引脚附近会出现杂乱的走线，像毛刺一般，有时
甚至是三角形的走线，需要进行大量手工修正，这种问题怎么避免？
复：合理设置元件网格，再次优化走线。
问：用PROTEL画图，反复修改后，发现文件体积非常大（虚肿），导出后再导入就小了许
多。为什么？？有其他办法为文件瘦身吗？
复：其实那时因为PROTEL的铺铜是线条组成的原因造成的，因知识产权问题，不能使用PA
DS里的“灌水”功能，但它有它的好处，就是可以自动删除“死铜”。致与文件大，你用
WINZIP压缩一下就很小。不会影响你的文件发送。
问：请问：在同一条导线上，怎样让它不同部分宽度不一样，而且显得连续美观？谢谢！
复：不能自动完成，可以利用编辑技巧实现。
liaohm问：如何将一段圆弧进行几等分？
fanglin163答复：利用常规的几何知识嘛。EDA只是工具。
问：protel里用的HDL是普通的VHDL
复：Protel PLD不是，Protel FPGA是。
问：补泪滴后再铺铜，有时铺出来的网格会残缺，怎么办？
复：那是因为你在补泪滴时设置了热隔离带原因，你只需要注意安全间距与热隔离带方式
。也可以用修补的办法。
问：可不可以做不对称焊盘？拖动布线时相连的线保持原来的角度一起拖动？
复：可以做不对称焊盘。拖动布线时相连的线不能直接保持原来的角度一起拖动。
问：请问当Protel发挥到及至时，是否能达到高端EDA软件同样的效果
复：视设计而定。
问：Protel DXP的自动布线效果是否可以达到原ACCEL的水平？
复：有过之而无不及。
问：protel的pld功能好象不支持流行的HDL语言？
复：Protel PLD使用的Cupl语言，也是一种HDL语言。下一版本可以直接用VHDL语言输入。

问：PCB里面的3D功能对硬件有何要求？
复：需要支持OpenGL.
问：如何将一块实物硬制版的布线快速、原封不动地做到电脑之中？
复：最快的办法就是扫描，然后用BMP2PCB程序转换成胶片文件，然后再修改，但你的PCB
精度必须在0.2MM以上。BMP2PCB程序可在21IC上下载，你的线路板必须用沙纸打的非常光
亮才能成功。
问：直接画PCB板时，如何为一个电路接点定义网络名？
复：在Net编辑对话框中设置。
问：怎么让做的资料中有孔径显示或符号标志，同allego一样
复：在输出中有选项，可以产生钻孔统计及各种孔径符号。
问：自动布线的锁定功能不好用，系统有的会重布，不知道怎么回事？
复：最新的版本无此类问题。
问：如何实现多个原器件的整体翻转
复：一次选中所要翻转的元件。
问：我用的p 99 版加入汉字就死机,是什么原因?
复：应是D版所致。
问：powpcb的文件怎样用PROTEL打开？
复：先新建一PCB文件，然后使用导入功能达到。
问：怎样从PROTEL99中导入GERBER文件
复：Protel pcb只能导入自己的Gerber,而Protel的CAM可以导入其它格式的Gerber.
问：如何把布好PCB走线的细线条部分地改为粗线条
复：双击修改+全局编辑。注意匹配条件。修改规则使之适应新线宽。
问：如何修改一个集成电路封装内的焊盘尺寸? 若全局修改的话应如何设置?
复：全部选定，进行全局编辑
问：如何修改一个集成电路封装内的焊盘尺寸?
复：在库中修改一个集成电路封装内的焊盘尺寸大家都知道，在PCB板上也可以修改。（先
在元件属性中解锁）。
问：能否在做PCB时对元件符号的某些部分加以修改或删除？
复：在元件属性中去掉元件锁定，就可在PCB中编辑元件，并且不会影响库中元件。
问：该焊盘为地线，包地之后，该焊盘与地所连线如何设置宽度
复：包地前设置与焊盘的连接方式
问：为何99se存储时要改为工程项目的格式？
复：便于文件管理。
问：如何去掉PCB上元件的如电阻阻值，电容大小等等，要一个个去掉吗，有没有快捷方法
复：使用全局编辑，同一层全部隐藏
问：能告诉将要推出的新版本的PROTEL的名称吗？简单介绍一下有哪些新功能？protel手
动布线的推挤能力太弱！
复：Protel DXP，在仿真和布线方面会有大的提高。
问：如何把敷铜区中的分离的小块敷铜除去
复：在敷铜时选择＂去除死铜＂
问：VDD和GND都用焊盘连到哪儿了，怎么看不到呀
复：打开网络标号显示。
问：在PCB中有画弧线? 在画完直线,接着直接可以画弧线具体如DOS版弧线模式那样!能实
现吗?能的话,如何设置?
复：可以，使用shift+空格可以切换布线形式
问：protel99se9层次图的总图用edit\export spread生成电子表格的时候，却没有生成各
分图纸里面的元件及对应标号、封装等。如果想用电子表格的方式一次性修改全部图纸的
封装，再更新原理图，该怎么作？
复：点中相应的选项即可。
问：protel99se6的PCB通过specctra interface导出到specctra10.1里面，发现那些没有
网络标号的焊盘都不见了，结果specctra就从那些实际有焊盘的地方走线，布得一塌糊涂
，这种情况如何避免？
复：凡涉及到两种软件的导入/导出，多数需要人工做一些调整。
问：在打开内电层时，放置元件和过孔等时，好像和内电层短接在一起了，是否正确
复：内电层显示出的效果与实际的缚铜效果相反，所以是正确的
问：protel的执行速度太慢，太耗内存了，这是为什么？而如allegro那么大的系统，执行
起来却很流畅！
复：最新的Protel软件已不是完成一个简单的PCB设计，而是系统设计，包括文件管理、3
D分析等。只要PIII,128M以上内存，Protel亦可运行如飞。
问：如何自动布线中加盲，埋孔？
复：设置自动布线规则时允许添加盲孔和埋孔
问：3D的功能对硬件有什么要求？谢谢，我的好象不行
复：请把金山词霸关掉
问：补泪滴可以一个一个加吗？
复：当然可以
问：请问在PROTEL99SE中倒入PADS文件， 为何焊盘属性改了，
复：这类问题，一般都需要手工做调整，如修改属性等。
问：protell99se能否打开orcad格式的档案，如不能以后是否会考虑添加这一功能？
复：现在可以打开。
问：在99SEPCB板中加入汉字没发加，但汉化后SE少了不少东西！
复：可能是安装的文件与配置不正确。(摘录者注:标准汉化不存在这个问题)
问：SE在菜单汉化后，在哪儿启动3D功能？
复：您说的是View3D接口吗，请在系统菜单（左边大箭头下）启动。
问：请问如何画内孔不是圆形的焊盘？？？
复：不行。
问：在PCB中有几种走线模式?我的计算机只有两种,通过空格来切换
复：Shift＋空格
问：请问：对于某些可能有较大电流的线，如果我希望线上不涂绿油，以便我在其上上锡
，以增大电流。我该怎么设计？谢谢！
复：可以简单地在阻焊层放置您想要的上锡的形状。
问：如何连续画弧线,用画园的方法每个弯画个园吗?
复：不用，直接用圆弧画。
问：如何锁定一条布线？
复：先选中这个网络，然后在属性里改。
问：随着每次修改的次数越来越多，protel文件也越来越大，请问怎么可以让他文件尺寸
变小呢？
复：在系统菜单中有数据库工具。（Fiel菜单左边的大箭头下）。
wangjinfeng问：请问PROTEL中画PCB板如何设置采用总线方式布线？
高英凯答复：Shift＋空格。
问：如何利用protel的PLD功能编写GAL16V8程序？
复：利用protel的PLD功能编写GAL16V8程序比较简单，直接使用Cupl DHL硬件描述语言就
可以编程了。帮助里有实例。Step by step.
问：我用99se6布一块4层板子，布了一个小时又二十分钟布到99.6％，但再过来11小时多
以后却只布到99.9％！不得已让它停止了
复：对剩下的几个Net，做一下手工预布，剩下的再自动，可达到100％的布通。
问：在pcb多层电路板设计中，如何设置内电层？前提是完全手工布局和布线。
复：有专门的菜单设置。
问：protel PCB图可否输出其它文件格式,如HyperLynx的? 它的帮助文件中说可以,但是
在菜单中却没有这个选项
复：现在Protel自带有PCB信号分析功能。
问：请问pcb里不同的net,最后怎么让他们连在一起？
复：最好不要这么做，应该先改原理图，按规矩来，别人接手容易些。
问：自动布线前如何把先布的线锁定？？一个一个选么？
复：99SE中的锁定预布线功能很好，不用一个一个地选，只要在自动布线设置中点一个勾
就可以了。
问：PSPICE的功能有没有改变
复：在Protel即将推出的新版本中，仿真功能会有大的提升。
问：如何使用Protel 99se的PLD仿真功能？
复：首先要有仿真输入文件(.si)，其次在configure中要选择Absolute ABS选项，编译成
功后，可仿真。看仿真输出文件。
问：protel.ddb历史记录如和删
复：先删除至回收战，然后清空回收站。
问：自动布线为什么会修改事先已布的线而且把它们认为没有布过重新布了而设置我也正
确了?
复：把先布的线锁定。应该就可以了。
问：布线后有的线在视觉上明显太差，PROTEL这样布线有他的道理吗（电气上）
复：仅仅通过自动布线，任何一个布线器的结果都不会太美观。
问：可以在焊盘属性中修改焊盘的X和Y的尺寸
复：可以。
问：protel99se后有没推出新的版本？
复：即将推出。该版本耗时2年多，无论在功能、规模上都与Protel99SE,有极大的飞跃。

问：99se的3d功能能更增进些吗？好像只能从正面看！其外形能自己做吗？
复：3D图形可以用 Ctrl + 上，下，左，右 键翻转一定的角度。不过用处不大，显
卡要好才行。
问：有没有设方孔的好办法？除了在机械层上画。
复：可以，在Multi Layer上设置。
问：一个问题:填充时,假设布线规则中间距为20mil,但我有些器件要求100mil间距,怎样才
能自动填充?
复：可以在design-->rules-->clearance constraint里加
问：在protel中能否用orcad原理图
复：需要将orcad原理图生成protel支持的网表文件,再由protel打开即可.
问：请问多层电路板是否可以用自动布线
复：可以的，跟双面板一样的，设置好就行了。
一、印刷线路元件布局结构设计讨论
　　一台性能优良的仪器，除选择高质量的元器件，合理的电路外，印刷线路板的元件布
局和电气连线方向的正确结构设计是决定仪器能否可靠工作的一个关键问题，对同一种元
件和参数的电路，由于元件布局设计和电气连线方向的不同会产生不同的结果，其结果可
能存在很大的差异。因而，必须把如何正确设计印刷线路板元件布局的结构和正确选择布
线方向及整体仪器的工艺结构三方面联合起来考虑，合理的工艺结构，既可消除因布线不
当而产生的噪声干扰，同时便于生产中的安装、调试与检修等。
　　下面我们针对上述问题进行讨论，由于优良“结构”没有一个严格的“定义”和“模
式”，因而下面讨论，只起抛砖引玉的作用，仅供参考。每一种仪器的结构必须根据具体
要求（电气性能、整机结构安装及面板布局等要求），采取相应的结构设计方案，并对几
种可行设计方案进行比较和反复修改。印刷板电源、地总线的布线结构选择----系统结构
：模拟电路和数字电路在元件布局图的设计和布线方法上有许多相同和不同之处。模拟电
路中，由于放大器的存在，由布线产生的极小噪声电压，都会引起输出信号的严重失真，
在数字电路中，TTL噪声容限为0.4V～0.6V,CMOS噪声容限为Vcc的0.3～0.45倍,故数字电路
具有较强的抗干扰的能力。良好的电源和地总线方式的合理选择是仪器可靠工作的重要保
证，相当多的干扰源是通过电源和地总线产生的，其中地线引起的噪声干扰最大。
　　二、印刷电路板图设计的基本原则要求
　　１．印刷电路板的设计，从确定板的尺寸大小开始，印刷电路板的尺寸因受机箱外壳
大小限制，以能恰好安放入外壳内为宜，其次，应考虑印刷电路板与外接元器件（主要是
电位器、插口或另外印刷电路板）的连接方式。印刷电路板与外接元件一般是通过塑料导
线或金属隔离线进行连接。但有时也设计成插座形式。即：在设备内安装一个插入式印刷
电路板要留出充当插口的接触位置。对于安装在印刷电路板上的较大的元件，要加金属附
件固定，以提高耐振、耐冲击性能。
　　２．布线图设计的基本方法
　　首先需要对所选用元件器及各种插座的规格、尺寸、面积等有完全的了解；对各部件
的位置安排作合理的、仔细的考虑，主要是从电磁场兼容性、抗干扰的角度，走线短，交
叉少，电源，地的路径及去耦等方面考虑。各部件位置定出后，就是各部件的连线，按照
电路图连接有关引脚，完成的方法有多种，印刷线路图的设计有计算机辅助设计与手工设
计方法两种。
　　最原始的是手工排列布图。这比较费事，往往要反复几次，才能最后完成，这在没有
其它绘图设备时也可以，这种手工排列布图方法对刚学习印刷板图设计者来说也是很有帮
助的。计算机辅助制图，现在有多种绘图软件，功能各异，但总的说来，绘制、修改较方
便，并且可以存盘贮存和打印。
　　接着，确定印刷电路板所需的尺寸，并按原理图，将各个元器件位置初步确定下来，
然后经过不断调整使布局更加合理，印刷电路板中各元件之间的接线安排方式如下：
　　（１）印刷电路中不允许有交叉电路，对于可能交叉的线条，可以用“钻”、“绕”
两种办法解决。即，让某引线从别的电阻、电容、三极管脚下的空隙处“钻”过去，或从
可能交叉的某条引线的一端“绕”过去，在特殊情况下如何电路很复杂，为简化设计也允
许用导线跨接，解决交叉电路问题。
　　（２）电阻、二极管、管状电容器等元件有“立式”，“卧式”两种安装方式。立式
指的是元件体垂直于电路板安装、焊接，其优点是节省空间，卧式指的是元件体平行并紧
贴于电路板安装，焊接，其优点是元件安装的机械强度较好。这两种不同的安装元件，印
刷电路板上的元件孔距是不一样的。
　　（３）同一级电路的接地点应尽量靠近，并且本级电路的电源滤波电容也应接在该级
接地点上。特别是本级晶体管基极、发射极的接地点不能离得太远，否则因两个接地点间
的铜箔太长会引起干扰与自激，采用这样“一点接地法”的电路，工作较稳定，不易自激
。
　　（４）总地线必须严格按高频－中频－低频一级级地按弱电到强电的顺序排列原则，
切不可随便翻来复去乱接，级与级间宁肯可接线长点，也要遵守这一规定。特别是变频头
、再生头、调频头的接地线安排要求更为严格，如有不当就会产生自激以致无法工作。调
频头等高频电路常采用大面积包围式地线，以保证有良好的屏蔽效果。
　　（５）强电流引线（公共地线，功放电源引线等）应尽可能宽些，以降低布线电阻及
其电压降，可减小寄生耦合而产生的自激。
　　（６）阻抗高的走线尽量短，阻抗低的走线可长一些，因为阻抗高的走线容易发笛和
吸收信号，引起电路不稳定。电源线、地线、无反馈元件的基极走线、发射极引线等均属
低阻抗走线，射极跟随器的基极走线、收录机两个声道的地线必须分开，各自成一路，一
直到功效末端再合起来，如两路地线连来连去，极易产生串音，使分离度下降。
　　三、印刷板图设计中应注意下列几点
　　１．布线方向：从焊接面看，元件的排列方位尽可能保持与原理图相一致，布线方向
最好与电路图走线方向相一致，因生产过程中通常需要在焊接面进行各种参数的检测，故
这样做便于生产中的检查，调试及检修（注：指在满足电路性能及整机安装与面板布局要
求的前提下）。
　　２．各元件排列，分布要合理和均匀，力求整齐，美观，结构严谨的工艺要求。
　　３．电阻，二极管的放置方式：分为平放与竖放两种：
　　（１）平放：当电路元件数量不多，而且电路板尺寸较大的情况下，一般是采用平放
较好；对于1/4W以下的电阻平放时,两个焊盘间的距离一般取4/10英寸，1/2W的电阻平放时
,两焊盘的间距一般取5/10英寸；二极管平放时，1N400X系列整流管,一般取3/10英寸;1N5
40X系列整流管,一般取4～5/10英寸。
　　（２）竖放：当电路元件数较多，而且电路板尺寸不大的情况下，一般是采用竖放，
竖放时两个焊盘的间距一般取1～2/10英寸。
　　４．电位器：IC座的放置原则
　　（１）电位器：在稳压器中用来调节输出电压，故设计电位器应满中顺时针调节时输
出电压升高，反时针调节器节时输出电压降低；在可调恒流充电器中电位器用来调节充电
电流折大小，设计电位器时应满中顺时针调节时，电流增大。电位器安放位轩应当满中整
机结构安装及面板布局的要求，因此应尽可能放轩在板的边缘，旋转柄朝外。
　　（２）IC座：设计印刷板图时，在使用IC座的场合下，一定要特别注意IC座上定位槽
放置的方位是否正确，并注意各个IC脚位是否正确，例如第1脚只能位于IC座的右下角线或
者左上角，而且紧靠定位槽（从焊接面看）。
　　５．进出接线端布置
　　（１）相关联的两引线端不要距离太大，一般为2～3/10英寸左右较合适。
　　（２）进出线端尽可能集中在1至2个侧面，不要太过离散。
　　６．设计布线图时要注意管脚排列顺序，元件脚间距要合理。
　　７．在保证电路性能要求的前提下，设计时应力求走线合理，少用外接跨线，并按一
定顺充要求走线，力求直观，便于安装，高度和检修。
　　８．设计布线图时走线尽量少拐弯，力求线条简单明了。
　　９．布线条宽窄和线条间距要适中，电容器两焊盘间距应尽可能与电容引线脚的间距
相符；
　　１０．设计应按一定顺序方向进行，例如可以由左往右和由上而下的顺序进行

1、电阻电容的封装形式如何选择，有没有什么原则？比如，同样是 104 的电容有 0603、0805 的封装，同样是 10uF 电容有 3216、0805、3528 等封装形式，选择哪种封装形式比较合适呢？

2、有时候两个芯片的引脚(如芯片A 的引脚 1,芯片B 的引脚 2)可以直接相连，有时候引脚之间(如A-1 和 B-2)之间却要加上一片电阻，如 22欧，请问这是为什么？这个电阻有什么作用？电阻阻值如何选择？

3、藕合电容如何布置？有什么原则？是不是每个电源引脚布置一片 0.1μF？有时候看到 0.1μF 和 10μF 联合起来使用，为什么？

4、所谓 5V TTL 器件、5V CMOS 器件是指什么含义？是不是说该器件电源接上 5V，其引脚输出或输入电平就是 5V TTL 或者 5v CMOS？

[答]：
1、电阻电容的封装与元件的规格有关，简而言之，对于电阻，封装与阻值（容值）和功率有关，功率越大，封装尺寸越大；对于电容，封装与容值和耐压有关，容值和耐压越高，封装尺寸越大。经验之谈，0603 封装的电容，容值最大为 225（2.2μF），10μF 的电容，应该没有 0805 的封装，而 3216，3528 的封装与耐压和材料有关，建议你根据具体元件参考相应的 Datasheet。

2、在芯片的引脚连线之间串入电阻，多见于信号传输上，电阻的作用是防止串扰，提高传输成功率，有时也用来作为防止浪涌电流。电阻值一般较小，低于 100 欧姆。

3、藕合电容应尽可能靠近电源引脚。耦合电容在电源和地之间的有两个作用：一方面是蓄能电容，避免由于电流的突变而使电压下降，相当于滤纹波，故又称为去藕。另一方面旁路掉该器件的高频噪声，故又称为旁路。数字电路中典型的去耦电容值是 0.1μF。这个电容的分布电感的典型值是 5μH。0.1μF 的去耦电容有 5μH 的分布电感，它的并行共振频率大约在 7MHz 左右，也就是说，对于 10MHz 以下的噪声有较好的去耦效果，对 40MHz 以上的噪声几乎不起作用。0.1μF、10μF 的电容并联使用，共振频率在 20MHz 以上，去除高频噪声的效果要好一些，较好的兼顾了去藕和旁路。经验上，每 10 片左右 IC 要加一片 1 个耦合电容，可选 1μF 左右。最好不用铝电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用，可按 C="1"/F， 10MHz 取 0.1μF，100MHz 取 0.01μF。

4、泛泛地讲，5V TTL 器件和 5V CMOS 器件统称为 5V 器件，可以讲该器件电源接上 5V，其引脚输出或输入电平就是 5V TTL 或者 5V CMOS。但 TTL 和 CMOS 器件由于材料的不同，导致其驱动能力、功耗、上升时间、开关速度等参数迥异，分别适用不同的场合。

[问]：
1、我是刚学习单片机系统设计的，感觉有很多地方都是按经验值来选择电阻电容的。比如，去藕电容一般是 0.1μF，上下拉电阻一般是 4.7K--10K，晶振起振电路电容好像一般为 22pF；还有，电阻的封装选择说是要按功率来说，可是怎么计算具体需要多大功率的电阻呢?我看很多设计中好像就是经验，大多使用 0805 或者 0603，电容好像也差不多，耐压电压稍微选大点应该就没问题？

2、USB 插座电路，有一个电容：0.01μF/2KV，有这么高的耐压电压电容吗？为什么在这里需要使用这么高的耐压电容？

3、何谓扇入、扇出、扇入系数及扇出系数？

[答]：
1、关于电容的选择，与频率关系较为密切。以晶振的匹配电容为例，主要用来匹配晶体和振荡电路使电路易于启振并处于合理的激励态下，对频率也有一定的“微调”作用，若频率为 11.0592MHz，则该电容取30pF；当频率为 22.0184MHz，则取 22pF。另外，上拉电阻一般取值是4.7--10K，而下拉电阻一般取值是 10K--100K。
至于电阻的额定功率的选择，一般取 0.25W 或 0.125W，此时封装多为 0805 或者 0603；但若用于电流检测或限流作用时，需取 0.5W--3W，封装尺寸肯定大了，3216，3528 都有可能。

2、0.01μF/2KV，多数为陶瓷电容或聚丙烯电容，应是安规电容，用于电源滤波器，起EMC及滤波作用。所谓的安规电容，是指用于这样的场合：即电容器失效后，不会导致电击，不危及人身安全。

3、扇入系数，是指门电路允许的输入端数目。一般门电路的扇入系数 Nr 为 1--5，最多不超过 8。若芯片输入端数多于实际要求的数目，可将芯片多余输入端接高电平(+5V)或接低电平(GND)。扇出系数，是指一个门的输出端所驱动同类型门的个数，或称负载能力。一般门电路的扇出系数 Nc 为 8，驱动器的扇出系数 Nc 可达 25。Nc 表征了门电路的负载能力