最新的DM9000AEP,DM9000CEP硬件设计资料

DM9000中文手册（高清无水印完全版）

dm9000最详细的中文数据手册 最全的中文 DM9000A数据手册 目 录 1. 概述 5 2. 模块图 5 3. 特性 5 4. 引脚配置 6 4.1（16位模式） 6 4.2（8位模式） 7 5. 引脚描述 7 5.1处理器接口 7 5.1.1 8位模式引脚 8 5.2 EEPROM接口 8 5.3时钟引脚 9 5.4 LED接口 9 5.5 10/100 PHY/Fiber 9 5.6其他 10 5.7电源引脚 10 5.8捆绑引脚列表（Strap pins table） 10 6. 控制和状态寄存器列表 10 6.1网络控制寄存器（NCR） 12 6.2网络状态寄存器（NSR） 13 6.3发送控制寄存器（TCR） 13 6.4数据包1发送状态寄存器1（TSR I） 13 6.5数据包2发送状态寄存器2（TSR II） 14 6.6接收控制寄存器（RCR） 14 6.7接收状态寄存器（RSR） 15 6.8接收溢出计数寄存器（ROCR） 15 6.9背压阈值寄存器（BPTR） 15 6.10流控制阈值寄存器（FCTR） 16 6.11接收/发送流控制寄存器（RTFCR） 16 6.12 EEPROM与PHY控制寄存器（EPCR） 17 6.13 EEPROM与PHY地址寄存器（EPAR） 17 6.14 EEPROM与PHY数据寄存器（EPDRL/EPDRH） 18 6.15唤醒控制寄存器（WCR） 18 6.16物理地址（MAC）寄存器（PAR） 18 6.17多播地址寄存器（MAR） 19 6.18通用目的控制寄存器（GPCR） 19 6.19通用目的寄存器（GPR） 19 6.20 TX SRAM读指针地址寄存器（TRPAL/TRPAH） 20 6.21 RX SRAM写指针地址寄存器（RWPAL/RWPAH） 20 6.22厂家ID寄存器（VID） 20 6.23产品ID寄存器（PID） 20 6.24芯片版本寄存器（CHIPR） 20 6.25发送控制寄存器2（TCR2） 20 6.26操作测试控制寄存器（OCR） 21 6.27特殊模式控制寄存器（SMCR） 21 6.28即将发送控制/状态寄存器（ETXCSR） 22 6.29校验和控制寄存器（TCSCR） 22 6.30接收校验和控制状态寄存器（RCSCSR） 22 6.31内存数据预取读命令寄存器（地址不加1）(MRCMDX) 23 6.32内存数据读命令寄存器（地址不加1）(MRCMDX1) 23 6.33内存数据读命令寄存器（地址加1）(MRCMD) 23 6.34内存数据读地址寄存器（MRRL/ MRRH） 23 6.35内存数据写命令寄存器（地址不加1）(MWCMDX) 23 6.36内存数据写命令寄存器（地址加1）(MWCMD) 24 6.37内存数据写地址寄存器（MWRL/ MWRH） 24 6.38发送数据包长度寄存器（TXPLL/TXPLH） 24 6.39中断状态寄存器 （ISR） 24 6.40中断屏蔽寄存器（IMR） 24 7．EEPROM格式 25 8．PHY寄存器描述 26 8.1基本模式控制寄存器（BMCR） 27 8.2基本模式状态寄存器（BMSR） 28 8.3 PHY ID标识符寄存器#1（PHYID1） 29 8.4 PHY ID标识符寄存器#2（PHYID1） 29 8.5自动协商通知寄存器（ANAR） 30 8.6自动协商连接对象寄存器（ANLPAR） 31 8.7自动协商扩展寄存器（ANER） 32 8.8 DAVICOM指定配置寄存器（DSCR） 33 8.9 DAVICOM指定配置和状态寄存器（DSCSR） 34 8.10 10BASE-T配置/状态（10BTCSR） 36 8.11掉电控制寄存器（PWDOR） 36 8.12指定配置寄存器（SCR） 37 9. 功能描述 38 9.1 主机接口（HI） 38 9.2 直接内存访问控制（DMAC） 38 9.3 数据包发送（PT） 38 9.4 数据包接收（PR） 39 9.5 100Base-TX操作 39 9.5.1 4B5B编码器 39 9.5.2扰频器（Scrambler） 39 9.5.3 并--串转换 39 9.5.4 NRZ码到NRZI码转换 39 9.5.5 NRZI码到MLT-3码转换 39 9.5.6 MLT-3驱动 40 9.5.7 4B5B编码 40 9.6 100Base-TX接收器 40 9.6.1 信号检测 41 9.6.2 自适应补偿 41 9.6.3 MLT-3到NRZI解码 41 9.6.4 时钟复原模块 41 9.6.5 NRZI 到NRZ 41 9.6.6 串－并转换 41 9.6.7 扰频器 41 9.6.8 编码组对齐模块 42 9.6.9 4B5B解码 42 9.7 10Base-T操作 42 9.8 冲突检测 42 9.9 载波检测 42 9.10 自动协商 42 9.11 省电模式 42 9.11.1 掉电模式 43 9.11.2 降低发送损耗模式 43 10 DC与AC电器特性 43 10.1 最大绝对额定值 43 10.1.1 工作条件 43 10.2 DC电器特性（VDD=3.3V） 44 10.3 AC电器特性与时序 44 10.3.1 TP接口 44 10.3.2 晶振/振荡时钟 44 10.3.3 I/O读时序 45 10.3.4 I/O写时序 45 10.3.5 EEPROM接口时序 46 11应用说明 46 11.1网络接口信号接线 46 11.2 10Base-T/100Base-TX自动MDIX应用 47 11.3 10Base-T/100Base-TX无自动MDIX变压器应用 47 11.4电源退偶电容 47 11.5地平面布局 48 11.6电源平面分割 49 11.7铁氧体磁珠选择指导 50 11.8晶振选择指导 50 12封装信息 50 13订购信息 52

DM9000CEP模块资料包

该DM9000是一款完全集成的和符合成本效益单芯片快速以太网MAC控制器与一般处理接口，一个10/100M自适应的PHY和4K DWORD值的SRAM 。它的目的是在低功耗和高性能进程的3.3V与5V的支持宽容。 DM9000还提供了介质无关的接口，来连接所有提供支持介质无关接口功能的家用电话线网络设备或其他收发器。该DM9000支持8位， 16位和32 -位接口访问内部存储器，以支持不同的处理器。DM9000物理协议层接口完全支持使用10MBps下3类、4类、5类非屏蔽双绞线和100MBps下5类非屏蔽双绞线。这是完全符合IEEE 802.3u规格。它的自动协调功能将自动完成配置以最大限度地适合其线路带宽。还支持IEEE 802.3x全双工流量控制。这个工作里面DM9000是非常简单的，所以用户可以容易的移植任何系统下的端口驱动程序。

dm9000 资料 DM9000是一款完全集成的和符合成本效益单芯片快速以太网MAC控制器与一般处理接口，一个10/100M自适应的PHY和4K DWORD值的SRAM 。

以上为DM9000（A）常用寄存器功能的详细介绍，通过对这些寄存器的操作访问，我们便可以实现对DM9000的初始化、数据发送、接收等相关操作。而要实现ARP、IP、TCP等功能，则需要对相关协议的理解，由编写相关协议或移植协议栈来实现。 功能描述 1、总线 总线是ISA总线兼容模式，8个IO基址,分别是300H, 310H,320H, 330H, 340H, 350H, 360H, 370H。IO基址与设定引脚或内部EEPROM的共同选定 访问芯片有两个地址端口，分别是地址端口和数据端口。当引脚CMD接地时，为地址端口；当引脚CMD接高电平时，为数据端口。在访问任何寄存器前，地址端口输入的是数据端口的寄存器地址，寄存器的地址必须保存在地址端口。 2、存储器直接访问控制 DM9000提供DMA（直接存取技术）来简化对内部存储器（下称存储器）的访问。对存储器起始地址完成编程后，发出写命令就可以加载当期数据到内部数据缓冲区，可以通过读写数据读出或写入寄存器来定位数据到存储区。根据当前总线模式的字长使存储地址自动加1，下一个地址数据将会自动加载到数据缓冲区。要注意的是在连续突发式的第一次访问是读写命令的内容。？？？ 内部存储器空间大少16K字节。低3K字节单元用作发送包的缓冲区，其他13K字节用作接收包的缓冲区。所以在写发送包存储区的时候，当存储器地址越界后，自动跳回0地址并置位IMR第七位。同样在读接收包存储器的时候，当存储器地址越界后，自动跳回起始地址0x0c00。 3、包的发送 命名指针1和指针2，同时存储在发送包缓冲区。发送控制寄存器（02H）控制冗余校验码和填充的插入，其状态分别记录在发送状态寄存器1（03H）和发送状态2（04H） 发送器的起始地址是0x00H，软件或硬件复位后默认是指针1，先通过DMA端口写数据到发送缓冲区，然后写字节计数长度到字节计数寄存器（0FCH，0ＦDH）。然后置位发送控制寄存器的bit1来发送指针1的包。在此包发送完成前，指针2的数据包能进入到发送缓冲区。当指针1的包发送完，写字节计数长度到字节计数寄存器并置位发送控制寄存器的bit1来发送指针2的包。类似的操作来进行更多的数据发送。 4、包的接收 接收缓冲区是一个环结构，起始地址0C00H在复位后。每个包有4个字节的头，后紧跟着包的数据及CRC校验码，这4个字节的头格式是01H，状态，包长度低8位，包长度高8位。它用来标志着每个包正确的起始地址。