基础——(4)D Latch(D锁存器)

最新推荐文章于 2025-07-14 21:57:40 发布
转载 最新推荐文章于 2025-07-14 21:57:40 发布 · 6k 阅读 · 2 ·
本内容遵循CC 4.0 BY-SA版权协议
原文链接：http://www.cnblogs.com/eret9616/p/10029485.html
本文深入探讨了S-R锁存器的基本原理及其如何通过添加使能端来实现状态保持功能。进一步介绍了如何利用Invertor组件构建D锁存器，详细解释了在有使能端的情况下，D锁存器如何触发状态变化，从而实现数据位的存储。

S-R Latch

 

Put a inverter there:

 

 

Invertor的组成:

tie both of the inputs together加上一个nor gate 就能组成一个invertor

按下就能亮 松开就会灭，这个东东还不是特别有用处，但是可以作为一个启发:

 

S-R Latch with enable

 

按S和R都没什么用处，因为没有开启Enable端

 

下面按住ENABLE的按钮 再按住R或者S就能保持状态，

即使松开ENABLE 也是可以保持住这种状态

 

加上之前的invertor 我们叫这个D锁存器:

 

 

在有enable的情况下就可以触发变化:

 

这个东东叫D Latch(Data Latch)

Because it will latch a single bit of data.

 

 

转载于:https://www.cnblogs.com/eret9616/p/10029485.html

dglf54292
关注
D触发器（D Flip-Flop）与D锁存器（D Latch）
weixin_65190179的博客
06-22 8735
在解释这个练习题之前，我们先来简单回顾一下D触发器（D flip-flop）和D锁存器（D latch）的概念，以及它们在数字电路中的作用。这将帮助我们理解所提到的练习。
Latch和DFF时序逻辑单元的理解？
m0_61003348的博客
03-14 1万+
其中一个 NAND 门的输出连接到另一个 NAND 门的输入，而另一个 NAND 门的输出连接到第一个 NAND 门的输入，形成反馈回路。其中一个 NOR 门的输出连接到另一个 NOR 门的输入，而另一个 NOR 门的输出连接到第一个 NOR 门的输入，形成反馈回路。当 S=0，R=0 或 S=1，R=1 时，Latch 保持前一状态。总之，Latch 的工作方式是基于其内部的反馈回路和稳定性原理，它可以实现单比特的数据存储、传输和控制，常用于数字电路、计算机硬件和嵌入式系统等领域。
计算机基本架构-时序逻辑电路回顾
小x的博客
06-13 1869
计算机基本架构-时序逻辑电路回顾
D latch和D 触发器
seu他山之石的博客
08-06 9802
D latch和D 触发器 文章目录D latch和D 触发器D latch（电平触发）D触发器（边缘触发）建立时间保持时间分析 D latch（电平触发） 如下图所示，用四个与非门搭建一个经典的锁存器电路。G1，G2形成双稳态电路；G3，G4控制数据输出状态。 在CP=1时，G3，G4相当于非门的功能，处于透明的状态，将输入进行输出。 在CP=0时，G3，G4相当于恒输出1，相当于关闭外界输入，此时处于不透明状态，将数据进行锁存。 D触发器（边缘触发） 下面是一个典型的主从（master-slave）D
传输门、D 锁存器、D触发器、建立时间与保持时间
面朝大海
09-02 1万+
传输门、D 锁存器、D触发器、建立时间与保持时间
verilog HDLBits刷题[Latches and Flip-Flops]“Exams/m2014 q4a”---D Latch
最新发布
2301_79119840的博客
07-14 246
一、题目。
RS锁存器，D锁存器、D触发器简介
热门推荐
kewei168的博客
09-22 7万+
文章目录RS锁存器（RS latch）D锁存器（D latch）D触发器（D flip flop） 本片博客主要介绍一下RS锁存器（RS latch），D锁存器（D latch）和D触发器（D flip flop）各自的电路原理和优缺点以及演变历史。 RS锁存器（RS latch） 电路图： 真值表： R S Q 0 0 Q 0 1 1 1 0 0 1 1 X 注...
FPGA结构：LATCH（锁存器）和 FF（触发器）介绍
w1ndowsZzz__的博客
09-03 3509
时钟上升沿信号到来时，J=1，K=0，这时候S和R的值分别为Q和1，JK触发器会将这一时刻的输出A置为1。当CLK处于上升沿（0->1）时，由于非门的延迟，会有一瞬间出现CLK变为1的情况，这时候读取数据，剩下的时候CLK均为0。第四种情况，CLK处于下降沿（1->0）到达的瞬间，由于电路内部的延迟，这时候FF2会先取下降沿到达之前瞬间Q1的状态，之后将该状态保存。第二种情况，CLK处于上升沿（0->1）到达的瞬间，由于电路内部的延迟，这时候FF1会先取上升沿到达之前瞬间D的状态，之后将该状态保存。
数字电路中的锁存器（latch）和各种触发器（flip-flop）
qq_36045093的博客
08-10 5万+
电平敏感的存储器件称为锁存器。可分为高电平锁存器和低电平锁存器，用于不同时钟之间的信号同步。 有交叉耦合的门构成的双稳态的存储原件称为触发器。分为上升沿触发和下降沿触发，可以认为是两个不同电平敏感的锁存器串连而成。前一个锁存器决定了触发器的建立时间，后一个锁存器则决定了保持时间。 一、SR 锁存器(保持电路状态，具备记忆功能) SR 锁存器是各种触发器电路的基本构成部分。与触发器的区别之一是输出是由输入的置1或置0信号直接完成的，而不需要触发信号的触发。 1、SR 锁存器工作原理 用或非门..
《计算机组成与CPU设计实验》3 时序逻辑（一）
weixin_41788560的博客
05-29 4870
逻辑电路的类型 组合逻辑Combinational Logic 没有记忆 输出由当前输入值决定时序逻辑 Sequential Logic 有记忆 输出不仅由当前输入值决定，还和以前的状态有关。 D锁存器（D latch） D锁存器功能 当使能端E=0时,输出Q保持原来的值不变，在E=1期间，输入端D值将被传输到输出端Q 因此,也被称为透明锁存器（Transparent Latch) D锁存器表示符号 D锁存器真值表 D锁存器波形图 ...
Verilog时序逻辑硬件建模设计（一）锁存器D-latch和触发器Flip-Flop
OpenFPGA的博客
02-17 6198
Verilog时序逻辑硬件建模设计（一）锁存器D-latch和触发器Flip-Flop没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过去输出...
数学电路与电子工程1（MEE）—— 锁存器和触发器
weixin_65190179的博客
01-29 2903
这是一个在高电平（active-high）时使能的D锁存器（D Latch）的CMOS实现以及其符号表示。D锁存器是一种基本的存储元件，它在使能信号E（Enable）为高电平时将数据输入D（Data）的状态“锁存”到输出Q上。当E为低电平时，锁存器将保持其输出不变，即使D的状态改变。实现D锁存器的两种方法是：a.使用RS锁存器：可以通过将RS锁存器的R（Reset）和S（Set）输入连接到D信号和E信号的适当组合来构建D锁存器。
latch应用总结-Time Borrowing/Lockup/Gating Check
qq_34326957的博客
06-06 3604
同步数字电路中主流还是用寄存器，但是锁存器(Latch)也不容忽视，它既能用作数据存储单元，又能作为时钟控制单元。
HDLBits（5）----D latch
weixin_41683205的博客
11-16 829
1. D latch Implement the following circuit: Note that this is a latch, so a Quartus warning about having inferred a latch is expected. module top_module ( input d, input ena, output q); always@(*) begin if(ena) q &
「FPGA」基本时序电路元件——锁存器和触发器
weixin_45827703的博客
06-16 2926
FPGA是一种数字电路实现的方式，它是基于小型查找表（16X1）设计的，它的兄弟CPLD是基于高密度复杂组合逻辑设计的。FPGA的一个优点是触发器资源丰富，适合实现复杂的时序设计。本文将从门级电路的角度来介绍时序电路的基本结构，锁存器（Latch）和触发器（flip-flop）。实际上，还可以直接使用晶体管来构建锁存器和触发器，这样更节约。
SR latch D latch D filp-flop SR触发器 D触发器 D双稳态多谐震荡器 【数字电路】
Jason Leaster | Rebuilding the tower of babel
05-30 1万+
SR  latch D latch D filp-flop SR Latch 典型的SR 触发器就长上面那样啦 不要以为简单，酒吧 S R Q Q’ 之间的相对位置关系记错了！ 组成的元素很简单——或非门，但是实现的功能却很重要 SR是两个输入端口，Q 和 Q' 是输出端口 不要慌
007 锁存器和触发器
理工伪文青
10-02 698
锁存器，触发器（D触发器，JK触发器，T触发器）
jchdl - GSL实例 - DLatch（D锁存器）
weixin_34187822的博客
10-27 329
https://mp.weixin.qq.com/s/c8kDgye50nKJR4tkC0RzVA D锁存器对电平敏感，当使能位使能时，输出Q跟随输入D的变化而变化。 ​​ 摘自康华光《电子技术基础 · 数字部分》（第五版） 参考链接 https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/gsl/...
Latch使用总结（自用）
weixin_44231615的博客
03-17 2832
文献《IC芯片设计中的静态时序分析实践》（Static Timing Analysis for Nanometer Designs:A Practical Approach）10.2小节很好的解释了latch的time borrowing特性，图 2中ULAT1是高电平敏感的锁存器，UFF2是上升沿有效的D触发器。第一种电路消耗的Cell数会更多，Mux的En信号会控制多个bit，即Q的位宽大小的信号，但是时钟门控的En只会控制单个bit，即时钟。图 5使用ICG作时钟的gating，无毛刺产生。
【从零开始自制CPU之学习篇03】锁存器与触发器
weixin_34087301的博客
08-24 378
本篇学习了两种锁存器：SR Latch和DLatch，一种触发器：D flip flop SR Latch：SR—锁存器 初始状态下，S和R都为0，Q和Q‘随机有一个为1另一个 为0（取决于电流速度）。当把S弄成1后，Q为1，此后无论S怎么变化Q都为1。对R也是如此。 一句话总结就是：输出端可以记住S和R最后一次为1的是哪个。这个记住就是存了。 D Latch：D—锁存器 ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值