ieee 802.3学习笔记-MII

最新推荐文章于 2025-03-22 14:55:45 发布
原创 最新推荐文章于 2025-03-22 14:55:45 发布 · 2.9w 阅读 · 2 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
收录于
802.3

当前文章被收录于：

802.3
5 篇文章 16 人学习
订阅专栏 查看详情
本文详细介绍了MII（介质独立接口）及其在MAC层和PHY层间的作用，并对比了SGMII与SerDes接口的功能特性。SGMII支持速率自协商，而SerDes仅支持1000Mbps固定速率但不支持自适应。此外，还探讨了XAUI与SGMII的区别以及SerDes接口如何通过8B/10B变换完成数据传输。

MII是英文Medium Independent Interface的缩写，翻译成中文是“介质独立接口”，该接口一般应用于MAC层和PHY层之间的以太网数据传输，也可叫数据接口。（MAC与PHY间的管理接口一般是MDIO）
大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接PHY芯片，此时8B/10B变换在MAC芯片中完成了。8B/10B变换的主要作用是扰码，让信号中不出现过长的连“0”和连“1”情况，影响时钟信息的提取

GE电口速率自协商问题(SGMII SERDES)

SerDes和SGMII，SGMII接口才是支持10/100/1000M速率自协商的
SerDes和SGMII，SGMII接口才是支持10/100/1000M自适应，SerDes接口仅仅具备1000Mbps数据收发功能，不支持速率的自适应。
XAUI和SGMII的区别就是前者10G后者1G，他们都是介质无关的，就是跟你用电和光或者什么类型的传输模块没关
XAUI有4个lane，每个lane走2.5G有效数据（实际是3.125G，因为每8bit下插2bits的csma/cd的控制信号），RXAUI是XAUI的reduce版，由4个lane变成2个，6.25G per lane

标签
#802.3
USGMII Specification
05-31
The Universal Serial Gigabit Media Independent Interface (USGMII) is an extension of current SGMII and QSGMII. USGMII provides flexibility to add new features while maintaining backward compatibility. Previous definition/implementations cover single (SGMII) and quad(QSGMII) options. This specification define USGMII option to support 4x1GE/8 x1GE network ports and 5G/10G PHY/MAC SERDES speed respectively: • Convey 4 to 8 ports of network data and port speed between a 10/100/1000.....
Cisco USGMII Specification Rev4.2
11-27
Cisco USGMII Specification Rev4.2
以太网标准和MII接口简介
weixin_45365488的博客
10-27 1万+
其实，大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接PHY芯片，此时8B/10B变换在MAC芯片中完成了。背板以太网是兼容光口以太网的。这些功能是可以关闭的。
【以太网硬件二十】USXGMII是什么？-Part1
highman110的博客
09-01 1万+
USXGMII接口概览、XGMII接口和数据包解析
MAC控制器设备树配置时，都有哪些phy-mode?与mac-mode是什么关系？
崖边垂钓者
08-30 3090
（内部延迟）的缩写¹²。它表示在PHY芯片内部添加时钟延迟，以确保数据和时钟信号的正确对齐，从而提高数据传输的可靠性。这些配置选项可以帮助你根据具体的硬件设计需求和时钟同步要求来选择合适的PHY模式。参数用于指定以太网PHY芯片和MAC控制器之间的接口模式。在RGMII模式下，除了。
MII接口全家福
u012907067的博客
08-30 838
MII接口大全
IEEE 802.3
最新发布
Wrfqwsazx的博客
03-22 2289
在技术方面来说，物理媒介并不真正属于物理层，因为它既不是一个协议也不是一个子层，但有时候仍被认为是物理层的一部分。针对物理层产业化设计可能存在的差异性，标准化协会制定了物理层一致性测试标准，以保证不同设计和不同硬件厂商之间的互通性。该子层生成和传输电信号和光信号以发送数据，以及接收和解释类似信号以接收数据，从而满足特定物理媒介的需求。接口经常被重用以满足许多物理层媒介的独特需求，特别是双绞线以太网，但各物理媒介有不同的。功耗：较低，适用于对功耗有严格要求的设备，如汽车中的传感器和控制单元。
VHDL实现IEEE802.3中的CRC32算法
weixin_41719055的博客
08-30 1894
按上面逻辑使用VHDL计算CRC32，步骤1结果只要16个，直接case语句分别计数，每种结果各个bit值固定，那么除了CRC值不确定，其他计数参数都固定，可以按步骤2-3把其余参数都计算出来，直接写入，VHDL不用完全把上面逻辑写入代码中。上面是生成CRC-8的计数代码，CRC32计算需要32位，代码太多了！2、将亦或后的CRC右移1位，再判断4bit异或操作后bit0状态，为1把CRC与多项式进行亦或计算。MII接口4数据线，一个时钟周期发送4个比特，计数CRC32直接按4bit计算。
MII、RMII、GMII、RGMII接口详解及硬件设计注意事项
想你所想，做你所做
03-22 9万+
MII MII（Media Independent interface）即介质无关接口，它是IEEE-802.3定义的行业标准，是MAC与PHY之间的接口。MII数据接口包含16个信号和2个管理接口信号，如下图所示： 信号定义如下： MAC 通过MIIM 接口读取PHY 状态寄存器以得知目前PHY 的状态。例如连接速度、双工的能力等。也可以通过 MIIM设置PHY的寄存器达到控制的目的。例如流控的打开关闭、自协商模式还是强制模式等。MII以4位半字节方式传送数据双向传输，时钟速率25MHz。其工作速率可
以太网接口MII 和 RMII
qq_37255138的博客
09-20 2056
连接以太网MAC和PHY设备的标准化方法。由 IEEE 802.3 标准定义。促进MAC（数据传输）和PHY（物理传输介质）之间的通信。
IEEE 802.3标准简介以及各分类标准汇总
「汽车电子助手」的博客
06-08 1万+
目录 1 Abstract: 2 Scope: 3 IEEE 802.3 summary of classification standards 4 END 1 Abstract: Ethernet local area network operation is specified for selected speeds of operation from 1 Mb/s to 400 Gb/s using a common media access control (MAC) spec...
FSL91030M datasheet
11-27
FSL91030M是一款32G带宽的二层以太网交换芯片，采用WireBond BGA676封装。 FSL91030M集成了8路千兆电口PHY，支持10/100/1000BASE-T及100BASE-FX功能；集成2路10G Serdes，可支持1000BASE-X、SGMII、QSGMII、O-USGMII和10G BASE-R功能；集成4路1G Serdes，可支持1000BASE-X和SGMII功能；4路1G Serdes及4路千兆电口PHY组合可配置成为4路Combo口。FSL91030M还支持2路RGMII/GMII/MII接口，作为可扩展管理接口。 FSL91030M集成了RISC_CPU，主频400MHz，支持8/16bits DDR3接口，最大支持2Gb DDR，速率1600MHz(时钟频率800MHz)内存；支持2路UART接口、1路JTAG接口、2路QSPI、1路I2C/MDIO接口和24路GPIO接口。
MII 接口
tyustli
03-21 944
MII（Media Independent Interface）即媒体独立接口，MII 接口是 MAC 与 PHY 连接的标准接口。它是 IEEE-802.3 定义的以太网行业标准。MII 接口提供了 MAC 与 PHY 之间、PHY 与 STA（Station Management）之间的互联技术，该接口支持 10Mb/s 与 100Mb/s 的数据传输速率，数据传输的位宽为 4 位。MII 需要 16 根通信线（RMII只需要7根通信线），不包括站管理接口媒体独立。
交换接口之MII接口
cgk123的博客
10-23 2072
针对使用MII接口连接器的情况，从MII母头连接器到PHY端，每跟双绞线的传输延迟不能超过2.5ns（其测量频率为25MHz）．双绞线对之间的传输延迟不能超过0.1ns．每根导线的直流电阻不能超过150m Ω（包括MII连接器的接触电阻）．每根双绞线的单端特性阻抗控制在68 Ω ± 10%．推荐使用0.32 mm (28 AWG)的导线．推荐用来传输RX_CLK 和TX_CLK信号的双绞线处于MII接口连接线缆的中间．。当TX_EN和TX_ER都无效情况下，TXD上信号是无效的。
MAC知识点007：IEEE802.3 MAC_PCS速率控制方法
IC小鸽的博客
03-22 3395
MAC知识点007：IEEE802.3 MAC_PCS速率控制方法 常见的MAC_PCS速率实现方式? 在IEEE802.3协议中，规定了MAC层、RS层和PCS层的结构，说明了mii接口的位宽和时钟频率，但是实际verilog实现中，MAC/PCS的时钟常常与协议不一致。本节将讲解常见的MAC/PCS的速率控制。 如下图所示，以发送方向为例，数据经过MAC_TX、PCS_TX、通过serde...
以太网详解（一）-MAC/PHY/MII/RMII/GMII/RGMII基本介绍
sternlycore的博客
04-07 13万+
网络设备中肯定离开不MAC和PHY，本篇文章将详细介绍下以太网中一些常见术语与接口。 MAC和PHY结构 从硬件角度来看以太网是由CPU，MAC，PHY三部分组成的，如下图示意： 上图中DMA集成在CPU，CPU,MAC,PHY并不是集成在同一个芯片内，由于PHY包含大量模拟器件，而MAC是典型的数字电路，考虑到芯片面积及模拟/数字混合架构的原因，**将MAC集成进CPU而将PHY留在片外，这种...
Network 之二 Ethernet（以太网）中的 MAC、MII、PHY 详解
热门推荐
技术干货
04-26 16万+
结构   从硬件的角度看，以太网接口电路主要由MAC（Media Access Control）控制器和物理层接口PHY（Physical Layer，PHY）两大部分构成。如下图所示   但是，在实际的设计中，以上三部分并不一定独立分开的。 由于，PHY整合了大量模拟硬件，而MAC是典型的全数字器件。考虑到芯片面积及模拟/数字混合架构的原因，通常，将MAC集成进微控制器而将PHY留在片外...
ieee 802.3学习笔记-MAC
superyan0的博客
03-01 4932
IEEE802协议标准系列中,数据链路层包括LLC (逻辑链路控制)子层和MAC (媒体访问控制)子层。其中MAC单独作为一个子层,完成数据帧的封装、解封、发送和接收功能。物理层PHY的结构随着传输速率的不同而有一定差异，在100M和1000M以太网中，依次为PCS子层、PMA子层和PMD子层。MII接口是连接数据链路层和物理层的接口，因为本设计中以太网速率采用100Mb/s，所以MII接口实际连接的是MAC子层和PCS子层。 MAC：Media Access Control（媒体/介质访问控制） 功能 完
【以太网硬件二】802.3标准里有哪些内容？
highman110的博客
09-28 4009
这么厚的802.3标准文档，里面究竟写了些啥？
【802.3】RS 调和子层与 MII 接口
la_fe_的博客
05-31 2583
（1）RS 用来连接 MAC 和 PHY 物理层，将 MAC 层输出的串行数据转换为并行数据发送给物理层，RS和物理层通信的接口为MII接口，使MAC层的数据传输不受物理层实现的影响。40G和100G对应RS层的位置如图所示：传输 MAC 层的数据（串行转并行）；检查链路状态并及时上报链路错误（如 local fault/remote fault/link_interruption）。
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

superyan0

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值