本文介绍了代码风格在数字逻辑设计中的重要性，特别是寄存器电路的五种常见设计模型，包括简单模型、带异步复位和置位、以及同步使能的情况。时钟管理和同步原则如建立时间和保持时间被详细阐述，强调了它们对系统性能的影响。此外，还讨论了如何通过减少逻辑等级和优化逻辑复制来提升系统性能，并提出了解决组合逻辑毛刺的方法。最后，提到了双向引脚控制和代码风格对于提高系统效率的关键作用。
一、代码风格概述
一样的逻辑电路会有不同的写法，要求设计者写出的代码尽可能优化，编写代码要注意一些基本原则。
二、寄存器电路的设计方式
1.简单的寄存器输入输出模型
通常在每个时钟(clk)上升沿锁存数据。
2.带异步复位的寄存器输入输出模型
通常在每个时钟(clk)上升沿锁存数据，异步复位信号（rst_n)下降沿强制清零。
3.带异步置位的寄存器输入输出模型
通常在每个时钟(clk)上升沿锁存数据，异步置位信号（set)上升沿强制置位。
4.既带异步复位又带异步置位的寄存器输入输出模型
两者同时有效时可通过设置优先级解决两者的冲突问题
if(!rst_n)
dout <= 1'b0;
else if(set)
dout <= 
扫一扫
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
