6T-sram存储单元原理分析

前言

6T SRAM读写操作

SRAM与DRAM是计算机系统中两种核心存储器技术。SRAM采用6晶体管结构，具有高速（1-10ns）、无需刷新、低静态功耗等特点，但成本高、集成度低，主要用于CPU缓存和寄存器。DRAM采用1T1C结构，需要定期刷新，速度较慢（50-100ns），但集成度高、成本低，适合大容量主内存。两者在计算机体系结构中形成互补：SRAM负责高速缓存，DRAM承担主存角色。随着技术进步，新型存储技术如MRAM、ReRAM等正在发展，但SRAM和DRAM仍将在各自领域发挥关键作用。

目录一.SRAM存储单元结构（1）结构图（双译码X+Y）（2）SRAM存储单元工作原理【1】写过程【2】读过程【3】保持过程二.静态存储器的结构（1）单译码结构（2）双译码结构（3）采用双译码的静态存储器结构 一.SRAM存储单元结构 （1）结构图（双译码X+Y） 六管静态存储单元结构（每个管都处于饱和导通状态或者截止状态） T1、T2为工作管，用来保存\存储数据 T3、T4为负载管，用于为T1、T2提供电荷 T5、T6、T7、T8为门控管，用于控制开关 （2）SRAM存储单元工作原理 X

静态随机存取存储器（SRAM）是一种重要的半导体存储器，广泛应用于缓存和高速存储场景。SRAM的基本逻辑结构由存储单元阵列、行选择器、列选择器、读写电路和控制电路组成。SRAM 由一些基本单元组成，这些单元通过行选择器（行译码器）和列选择器（列译码器）进行访问。每个基本单元通常由六个晶体管组成，能够保持其状态而无需周期性刷新。地址输入：提供要读取的存储单元的地址。地址稳定：地址信号需要在整个读操作期间保持稳定。读使能信号：启用读操作的控制信号（通常为OE，输出使能）。数据输出。

最近对存储器单元比较好奇，学习一下。 静态随机存取存储器（Static Random Access Memory，SRAM）是一种随机存取存储器，只要保持通电，储存的数据就可以保持。而动态随机存取存储器（DRAM）所储存的数据就需要周期性地刷新。 “随机存取”意味着在 SRAM 单元阵列中，每个单元都可以按任何顺序读取或写入，无论最后访问哪个单元。 1.6T-SRAM cell 常见的SRAM的结构为6T-SRAM 其实等价于SR锁存器 6T，即由6个晶体管所组成，单元的核心由两个 CMOS 反相器（M1

SRAM（静态随机存取存储器）的工作原理基于双稳态电路结构，通过晶体管锁存数据，无需刷新即可保持数据稳定，只要有电源供应，数据就可以稳定地保存。同样，M2和M4的控制端将会输入高电平，因NP管不同，M2将会导通，而M4将会截止。最后，关闭M5和M6，内部M1,M2,M3和M4处在稳定状态，一个bit为1的数据就被锁存住了。状态0：节点A=0，B=1（左侧NMOS M1导通，右侧PMOS M4导通）状态1：节点A=1，B=0（左侧PMOS M3导通，右侧NMOS M2导通）待机：无操作，数据锁存。

SRAM（Static Random Access Memory），即静态随机存取存储器，是一种能够读取和写入数据的内存（RAM）。它使用由晶体管组成的触发器来存储数据，只要有电源供应，数据就可以稳定地保存。与动态随机存取存储器（DRAM）不同，SRAM 不需要周期性地刷新来保持数据。

1、SRAM结构 SRAM常见的结构有两种：四管二电阻结构和六管结构，分别如下图所示，现在基本都用的六管结构。 6T：指的是由六个晶体管组成，如图中的M1、M2、M3、M4、M5、M6。SRAM中的每一bit数据存储在由4个场效应管（M1，M2，M3，M4）构成的两个交叉耦合的反相器中。另外两个场效应管（M5，M6）是存储基本单元到用于读写的位线(Bit Line)的控制开关。 具体结构简化示意如下： 2、SRAM引脚 SRAM地址信号没有线序，...

1.SPICE电路结构与网表 电路结构： SPICE 网表： *6T_SRAM CMOS .OPTIONS LIST NODE POST .lib 'gd018.l' TT .OP .TRAN 200P 100N Mpl vl vr VDD VDD PCH L=1U W=20U Mpr vr vl VDD VDD PCH L=1U W=20U Mnl vl vr 0 0 NCH L=1U W=...

本文深入解析了6T SRAM存储单元的工作原理，详细阐述了其核心的交叉耦合反相器锁存结构如何实现数据的静态存储。文章分步讲解了数据的写入、读取和保持流程，并探讨了读写稳定性及低功耗设计考量，是理解现代处理器高速缓存基础的关键。

本文深入探讨了嵌入式SRAM存储单元架构从6T到12T的演进历程，重点分析了低功耗设计实战技巧。通过对比不同架构在电压适应性、面积代价和读写延迟等方面的表现，为物联网芯片、移动设备和医疗植入设备等应用场景提供了优化方案。文章还分享了动态电压频率调整（DVFS）和数据保持优化等关键技术，帮助开发者实现高性能与低功耗的平衡。

简介：SRAM（静态随机存取存储器）是计算机系统中关键的高速存储组件，广泛应用于CPU缓存和数据处理设备。本文围绕SRAM存储单元的六晶体管结构、SRAM电路的矩阵布局与控制逻辑，深入解析其读写操作机制。作为教育科研领域的重要学习工具，本项目涵盖SRAM的工作原理、地址选通流程、读写时序控制、功耗优化策略等内容，帮助学生和研究人员掌握SRAM在实际系统中的设计与应用，提升对计算机存储体系结构的理解与实践能力。

SRAM简单介绍，原理和分类

静态随机存取存储器(SRAM)作为计算机体系结构中的核心组件，在现代芯片设计中扮演着关键角色。其基于双稳态电路的工作原理，实现了纳秒级的访问速度和静态数据保持特性。在人工智能、高性能计算等领域，SRAM提供的高带宽特性(可达TB/s级)使其成为处理矩阵运算等密集型任务的理想选择。随着工艺节点演进至5nm及以下，SRAM设计面临工艺波动、NBTI效应等挑战，工程师们通过8T/10T单元结构、FinFET工艺优化等创新方案应对这些难题。特别是在AI加速芯片和物联网设备中，SRAM的低功耗优化技术如电源门控、位线

本文深入解析了DRAM存储单元设计的核心演进，从早期3T1C结构的非破坏性读取优势，到如今成为绝对主流的1T1C结构。文章揭示了这一技术路线变迁背后的关键工程权衡：在面积、成本、速度与可靠性之间，1T1C凭借其极致的简洁与高密度，最终胜出，奠定了现代DRAM的基础。

本文深入解析了6T SRAM的基本结构与核心工作原理，详细阐述了其读写操作的具体时序与机制。文章重点探讨了在先进工艺下面临的读写稳定性、写入能力等性能挑战，并系统介绍了写入辅助与读取辅助等关键优化技术，旨在提升SRAM的可靠性与整体性能。

注：其实CMOS静态反相器等价于一个非门！SRAM cell 6T等价于SR锁存器（也就是RS触发器） 6T：指的是由六个晶体管组成，如图中的M1、M2、M3、M4、M5、M6. SRAM中的每一bit存储在由4个场效应管（M1， M2， M3， M4）构成两个交叉耦合的反相器中。另外两个场效应管（M5， M6）是存储基本单元到用于读写的位线（Bit Line）的控制开关。 SRAM的设计 一个SRAM基本单元有0 and 1两个电平稳定状态。 SRAM基本单元由两个CMOS反相器组成。两个反相器的输入..