xilinx vivado 自带仿真工具xsim信号为蓝色Z态的解决办法

最新推荐文章于 2026-04-22 10:46:26 发布

原创最新推荐文章于 2026-04-22 10:46:26 发布 · 1.7w 阅读

25 ·

本内容遵循CC 4.0 BY-SA版权协议

收录于

FPGA

当前文章被收录于：

FPGA

35 篇文章 13 人学习

订阅专栏查看详情

XILINX

当前文章被收录于：

XILINX

13 篇文章 1 人学习

订阅专栏查看详情

当前文章被以下社区和专栏收录：

作者在使用Xilinx自带的仿真工具时遇到信号出现蓝色Z态的问题,在Modelsim中则正常。通过修改代码中output端口为带有WIRE关键字的方式解决了问题，提示在Xilinx仿真中注意代码规范。

本文首发于hifpga.com

用过modelsim, CVS等仿真工具，头一回用xilinx自带的仿真工具，莫名其妙发现下面这条语句居然会出现蓝色Z态。

    assign gt_all_reset_done = gt0_txfsmresetdone_r2 & gt1_txfsmresetdone_r2 & gt0_rxresetdone_r3 & gt1_rxresetdone_r3;

这种情况一般是没有赋初值，但是我这句里面右边的四个信号都是有值的，所以这里就让我比较意外了。

同样的代码在 modelsim中是正常的

后面发现XLINX生成的代码中output端口是这样的，是带有wire关键字的，而我的不带，

于是我的也改成带WIRE的试试，居然就正常了，

看来往后写代码还是规矩点。至于仿真能用modelsim的不用XSIM，能用VCS的不用modelsim

标签

#FPGA #VIVADO #XILINX

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

Shawge

关注关注

11
点赞
踩
25

收藏

觉得还不错? 一键收藏
4
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

FPGA开发中仿真文件出现蓝线问题的解决方案

PodProgram的博客

09-18

1198

在Verilog或VHDL代码中，如果某个信号在仿真开始时未被明确赋值，它将被视为未初始化。为了解决这个问题，您可以在设计中为信号添加初始化值，确保在仿真开始时信号被正确赋值。在FPGA（现场可编程门阵列）开发过程中，仿真是一个重要的环节，用于验证设计的正确性和功能。然而，有时候在仿真过程中可能会遇到一些问题，例如仿真文件出现蓝线。要解决这个问题，您应该检查信号的连接和端口声明，确保它们匹配并正确连接。当进行FPGA仿真时，仿真文件中的某些信号线可能会以蓝色显示，而不是预期的黑色或其他颜色。

Xilinx MIG IP核app_wdf_rdy信号一直为低

m0_46498597的博客

12-16

3702

1.1 Xilinx MIG IP核app_wdf_rdy信号一直为低 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Xilinx MIG IP核app_wdf_rdy信号一直为低； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）

4 条评论您还未登录，请先登录后发表或查看评论

Vivado常见问题集锦

lanzhishao的博客

11-15

5658

Vivado常见问题集锦目前在学习FPGA的基本知识，之前只是在数电实验课上简单的写过几个小程序，现在属于两条腿走路，一边做硬件一边分出一定的时间做FPGA开发。我的开发板使用的是赛灵思旗下的EGO1。好处就是比较易得，实验室里就有，可以借出来不用花钱。坏处就是这个开发板相关学习资源比较少，经销商出品的一款指导书错误不断，代码很多都有问题。。作为Vivado,Verilog,fpga小白。。我遇见了很多很多很多问题，目前走的很坎坷但我觉得以后能熟练应用！我将把开发EGO1中的各种遇到的错误整理到这里。

告别GUI点点点：用xvlog/xelab/xsim命令行三件套，在Vivado里实现自动化仿真

最新发布

weixin_28672681的博客

04-22

360

本文详细介绍了如何使用xvlog/xelab/xsim命令行工具链在Vivado中实现自动化仿真，显著提升FPGA开发效率。通过批处理脚本和自动化集成，工程师可以告别低效的GUI操作，实现300%以上的仿真速度提升，特别适合参数扫描测试和CI/CD流程。

Vivado调试问题总结1

weixin_42693865的博客

01-22

7264

1、输入信号高位高阻，低位正常原因分析仿真时未赋初值的情况下一般都是X（不定值）或者Z（高阻态）。解决方法核对testbench中的顶层仿真模块的信号与调用模块中的信号位宽是否对应找到对应 ...

问题一：vidado仿真时出现蓝色线

FY11111111的博客

08-08

2384

FPGA小白，初学者，在此记录自己的FPGA学习历程

关于仿真

weixin_43755290的博客

07-23

2356

仿真波形中出现不定值x的原因：在tb中未赋初始值，可能导致输出信号为x；仿真波形中出现高阻态z的原因： tb中未赋初始值，输入信号会为z；位宽不一致的问题； ...

vivado（2015.4）常见错误整理

jst100的博客

04-21

1万+

1：测试文件中没有输入 2：每次更改测试文件后要想 Run Synthesis再 Run Simulation behavior.不然在我这边出现的问题为时序图与改之前没有发生任何变化 3：如果Run Simulation behavior发现一开始有红线出现（到了后面就正常了）说明在测试文件中最一开始定义变量时并没有赋初值，程序运行到initial中需要一段时间，目前没有发现出现这种情况下在FP...

Vivado仿真时遇到所有波形全部显示为“Z”的解决方案。

qq_56541224的博客

10-28

3557

Vivado仿真时遇到所有波形全部显示为“Z”的解决方案。

vivado 仿真波形出不来显示“XXX”的问题

weixin_41895751的博客

06-22

8800

在做仿真的时候发现计数器显示XXX的状态，检查源代码，没有给初始值，加上初始值，再仿真即可至于为何上板子调试没出问题，功能显示正常，是因为板子上会自动加载0或1的值

vivado仿真波形

chen666946的博客

10-03

1万+

vivado如何调出仿真波形窗口、仿真波形窗口的手动调整、四种波形状态、观察仿真波形的作用、查看内部变量的仿真波形等。

VIVADO仿真红X解决方案

qq_35324389的博客

03-06

1万+

仿真的时候出现的信号为红× 解决办法，把此信号初始化一下

Vivado report_clock_interaction结果中不同颜色代表的含义

yundanfengqing_nuc的专栏

09-17

3381

report_clock_interaction矩形框内的不同颜色表征了不同时钟域之间的路径所呈现的约束状态而非Slack（时序裕量）的恶化程度。（1）No Path：用黑色表示，表明源时钟与目的时钟之间没有时序路径。（2）Timed：用绿色表示，表明源时钟与目的时钟是同步时钟（例如，来自于同一个MMCM），二者之间的路径被安全约束。（3）User Ignored Paths：用深蓝色表示，表明这部分路径时用户通过set_false_path活set_clock_groups定义的伪路径。

【小技巧】vivado中功能仿真和时序仿真

FPGA/MATLAB学习教程/源码/项目合作开发

12-06

1万+

在vivado中我们一般需要首先对程序进行功能仿真，其操作方法如下：此时，功能仿真的效果如下所示：下一步，如果有需要，我们对程序进行时序仿真，此时，操作步骤如下：先进行综合布局布线操作：然后进行时序仿真，操作如下：可以看到，在完成布局布线之后，可以点击时序仿真，仿真结果如下：时序仿真和功能仿真区别，我们将上述仿真结果放大可以看到：在两个数据的变化中间，会有一个0不稳态输出。这个也是实际FPGA开发过程中需要主要的问题。

关于FPGA（Vivado）后仿真相关问题的探讨

qq_33300585的博客

04-16

4887

关于FPGA（Vivado）后仿真相关问题的探讨

modelsim软件仿真出现现蓝色波形，数字为zzzzzzz开头

D_Katter的博客

07-10

1万+

使用modelsim软件仿真出现输出波形是zzzzzzz0或zzzzzzz1 出现上述的原因是out数据类型不对，默认定义成了高阻态，出现上述原因，在quartus软件里面也有报错的提示根据报错提示，发现是OUT这个输出没有定义它的位数，在后面直接用了8bir的数据来表示OUT 增加OUT的类型，8bit的信号，此时quartus不报错仿真此时正常 ......

VCS常用参数及编译仿真实例dump波形